通过专用处理器对片上系统的硬件上电初始化技术方案

在一个示例中，一种片上系统(SoC)包括耦接至POR引脚(135)的硬件上电复位(POR)定序器电路(142)。所述SoC还包括被耦接至所述硬件POR定序器电路的平台管理单元(PMU)(122)，所述PMU包括一个或多个中央处理单元(CPU)(304)和只读存储器(ROM)(312)。所述SoC还包括被配置成执行启动过程的一个或多个处理单元(116、118、120)。所述硬件POR定序器电路被配置成初始化所述PMU。所述PMU的一个或多个CPU被配置成执行存储在所述ROM中的代码(334)，以执行预启动初始化。

【技术实现步骤摘要】
【国外来华专利技术】通过专用处理器对片上系统的硬件上电初始化
本专利技术公开的示例大体涉及电子电路，且更具体地，涉及通过专用处理器对片上系统(SoC)的硬件上电初始化。
技术介绍
在一般的片上系统(SoC)中，有许多初始化任务需要按照特定的顺序执行以准备要启动的系统。上电定序任务(power-onsequencingtask)完全由硬件状态机(hardwarestatemachine)和相关电路处理。上电定序任务的示例包括定序复位(sequencingresets)、监视电源、初始化时钟电路、执行测试、清理存储器等。硬件状态机和相关电路的电路设计中的缺陷会阻止SoC启动。因此，SoC通常在大规模生产之前需进行测试和验证。上电定序任务的缺陷是需要重新设计硬件状态机和相关电路。此外，完成所需的上电定序所需要的信息可能直到验证时才能知道。对执行上电定序的硬件状态机和相关电路的设计而进行的任何改变都可能是昂贵的，并延迟了SoC的最终验证。
技术实现思路
本专利技术说明了通过专用处理器来提供对片上系统(SoC)的硬件上电初始化的技术。在一个示例中，一种SoC包括耦接至POR引脚的硬件上电复位(POR)定序器电路。所述SoC还包括耦接至所述硬件POR定序器电路的平台管理单元(PMU)电路，所述PMU包括一个或多个中央处理单元(CPU)和只读存储器(ROM)。所述SoC还包括一个或多个配置成执行启动过程的一个或多个处理单元。所述硬件POR定序器电路被配置成初始化所述PMU。所述PMU的一个或多个CPU被配置成执行存储在所述ROM中的代码，以执行预启动初始化。在另一个示例中，一种启动SoC的方法包括使用硬件上电复位(POR)定序器电路来执行一个或多个第一初始化任务。所述方法还包括使用平台管理单元(PMU)以通过执行存储在只读存储器(ROM)中的代码来执行一个或多个第二初始化任务。所述方法还包括使用第一处理单元来执行启动ROM中的代码。所述方法还包括使用第二处理单元来执行启动加载程序。在另一个示例中，一种非瞬时性计算机可读介质具有存储其上的指令，当通过SoC中的平台管理单元(PM)执行所述指令时，使得所述PMU执行以下方法：初始化所述SoC中的测试电路；初始化所述SoC中的一个或多个电路块；初始化所述SoC中随机存取存储器(RAM)；初始化所述SoC中的电源域；以及使所述SoC中的第一处理单元开始启动过程。参考以下具体实施方式可以理解上述以及其他方面。附图说明为了能够详细理解上述特征的方式，可以通过参考示例实施方式来获得上面简要概述的更具体的描述，其中一些示例性实施方式在附图中示出。然而，应当理解，附图仅示出了典型的示例性实施方式，因此不被认为是对其范围的限制。图1A是根据一个示例所述，示出可编程系统的框图。图1B是图1A中可编程SoC的框图，其示出了不同的电源域。图2是根据一个示例所述，示出启动可编程SoC的方法的流程图。图3是根据一个示例所述，示出平台管理单元(PMU)的框图。图4是根据一个示例所述，示出预PMU初始化的方法的流程图，该方法由硬件上电复位(POR)定序器来执行。图5A和图5B根据一个示例所述，示出了由PMU执行的预启动初始化的方法。图6是示出了当处于服务器模式时在PMU处服务请求的示例方法的流程图。图7是根据一个示例所述，示出初始化启动过程的方法的流程图。图8是根据一个示例所述，示出启动的方法的流程图。为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的元件可有利地并入其他示例中。具体实施方式以下参考附图描述各种特征。应该注意的是，附图可以或可以不按比例绘制，并且整个附图中，类似结构或功能的元件由相同的附图标记表示。应该指出，这些附图只是为了便于描述这些特征。它们不旨在作为对要求保护的专利技术的穷尽的描述或作为对要求保护的专利技术的范围的限制。另外，所示示例不需要具有所示的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例，并且可以在任何其他示例中实践，即使这些示例没有被如此示出，或者没有如此明确地描述。图1A是根据一个示例所述，示出可编程系统100的框图。可编程系统100包括可编程片上系统(SoC)102，所述SoC102被耦接至动态随机存取存储器(DRAM)108、非易失性存储器(NVM)110和各种支持电路112。支持电路112可包括配置成支持可编程SoC102的操作的振荡器、电压供应等。DRAM108可包括任何类型的DRAM，比如，同步DRAM(SDRAM)、DDR-SDRAM等。NVM110可包括任何类型的非易失性存储器，比如，任何类型的闪存、安全数字(SD)存储器等。可编程SoC102包括处理系统(“PS104”)和可编程逻辑(“PL106”)。PS104包括处理单元114、互连124、RAM126、ROM128、存储器接口130、外围设备132、输入/输出(IO)电路134、时钟/复位电路136、测试电路138、寄存器(regs)140、硬件(HW)上电复位(POR)定序器142、电子熔断器144、系统监视器168、PS-PL接口146和PS引脚135。处理单元114可包括不同类型的处理单元，比如，应用处理单元(APU)116、实时处理单元(RPU)118、配置和安全单元(CSU)120以及平台管理单元(PMU)122。PL106包括可编程结构150、配置存储器148、硬化电路162、寄存器172、测试电路170、电子熔断器174、时钟生成和分配电路176、配置逻辑166和PL引脚149。可编程结构150包括可配置逻辑块(CLB)152、块RAM(BRAM)154、输入/输出块(IOB)156、数字信号处理块(DSP)158和可编程互连160。硬化电路162包括多千兆位收发机(MGT)164、外围部件接口快速(PCIe)电路(“PCIe169”)、模数转换器(ADC)165等。参考PS104，每个处理单元114包括一个或多个中央处理单元(CPU)和相关联的电路，比如，存储器、中断控制器、直接存储器存取(DMA)控制器、存储器管理单元(MMU)、浮点单元(FPU)等。互连124包括被配置成将处理单元114互连以及将PS104中的其他部件互连到处理单元114的各种开关、总线、通信链路等。RAM126包括一个或多个RAM模块，其可分布在整个PS104中。例如，RAM126可包括电池后备的RAM(batterybackedRAM,BBRAM177)、片上存储器(OCM)127、紧耦合存储器(TCM)129等。一个或多个处理单元114可包括RAM126的RAM模块。同样，ROM128包括一个或多个ROM模块，其可分布在整个PS104中。例如，一个或多个处理单元114可包括ROA128的ROM模块。寄存器140包括遍及PS104分布的多个寄存器。寄存器140可存储PS104的各种设置和状态信息。存储器接口130可包括用于访问DRAM108的DRAM接口。存储器接口130还可包括用于访问NVM110的NVM接口。一般来说，存储器接口130可包括任何类型的易失性存储器接口(例如，DRAM、双数据速率(DDR)DRAM、静态RAM(SRAM)等)以及任何类型的非易失性存储器接口(例如本文档来自技高网...

【技术保护点】
1.一种片上系统，其特征在于，所述片上系统包括：硬件上电复位POR定序器电路，所述POR定序器电路被耦接至POR引脚；平台管理单元PMU电路，所述PMU电路被耦接至所述硬件POR定序器电路并包括一个或多个中央处理单元CPU和只读存储器ROM；以及一个或多个处理单元，所述一个或多个处理单元被配置成执行启动过程；其中，所述硬件POR定序器电路被配置成初始化所述PMU；以及其中，所述PMU的一个或多个CPU被配置成执行存储在所述ROM中的代码，以执行预启动初始化。

【技术特征摘要】
【国外来华专利技术】2015.12.15 US 14/969,3621.一种片上系统，其特征在于，所述片上系统包括：硬件上电复位POR定序器电路，所述POR定序器电路被耦接至POR引脚；平台管理单元PMU电路，所述PMU电路被耦接至所述硬件POR定序器电路并包括一个或多个中央处理单元CPU和只读存储器ROM；以及一个或多个处理单元，所述一个或多个处理单元被配置成执行启动过程；其中，所述硬件POR定序器电路被配置成初始化所述PMU；以及其中，所述PMU的一个或多个CPU被配置成执行存储在所述ROM中的代码，以执行预启动初始化。2.根据权利要求1所述的片上系统，其特征在于，所述片上系统还包括：测试电路；其中，所述预启动初始化包括初始化所述测试电路。3.根据权利要求1或2所述的片上系统，其特征在于，所述片上系统还包括：一个或多个电路块；其中，所述预启动初始化包括初始化所述一个或多个电路块。4.根据权利要求3所述的片上系统，其特征在于，所述一个或多个电路块包括锁相环PLL或系统监视器中的至少一个。5.根据权利要求1-4中任一项所述的片上系统，其特征在于，所述片上系统还包括：随机存取存储器RAM；其中，所述预启动初始化包括初始化所述RAM。6.根据权利要求5所述的片上系统，其特征在于，初始化所述RAM包括将零加载入所述RAM中、在所述RAM上执行存储器内置自测MBIST或在所述RAM上执行内置自我修复BISR中的至少一个。7.根据权利要求1-6...

【专利技术属性】
技术研发人员：A·R·安萨里，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US