一种有两种载流子导电的超结功率MOSFET制造技术

本发明专利技术公开了一种超结功率MOSFET，属于半导体功率器件技术领域，其具有第一种导电类型的MOSFET及第二种导电类型的双极结型晶体管，并通过第一种导电类型的MOSFET及受所述MOSFET驱动的第二种导电类型的双极结型晶体管使第一种导电类型和第二种导电类型的载流子分别在所述半导体第一漂移区和所述半导体第二漂移区中流动，同时通过所述半导体少子阻挡区阻挡第二种导电类型的载流子进入所述半导体第一漂移区中，从而避免在所述耐压层中形成电导调制。本发明专利技术达到了在超结MOSFET中实现了两种载流子同时参与导电且保证同时不形成电导调制的目的。

A super junction power MOSFET with two kinds of carrier conduction

The invention discloses a hyperjunction power MOSFET, belonging to the field of semiconductor power device technology, which has the first kind of conductive type MOSFET and the two kind of conductive type bipolar junction transistor, and the first kind of conductive type MOSFET and the bipolar junction transistor which is driven by the second conductance types of the MOSFET. The carrier type and second kinds of conductive carriers flow in the first drift region of the semiconductor and the second drift region of the semiconductor, and the second conductive carriers are blocked in the first drift region of the semiconductor by the semiconductor little child barrier zone, thus avoiding the formation of the pressure resistance layer. Conductance modulation. The invention achieves the purpose of realizing two carriers at the same time in the super junction MOSFET, and simultaneously ensuring the conductivity modulation at the same time.

【技术实现步骤摘要】
一种有两种载流子导电的超结功率MOSFET
本专利技术属于半导体功率器件
，具体的说是涉及一种有两种载流子导电的超结功率MOSFET。
技术介绍
超结功率MOSFET(Metal-Oxide-SemiconductorFieldEffectTransistor，即金属-氧化物-半导体场效应晶体管)是为改善传统功率MOSFET中击穿电压(BV)与比导通电阻(RON,SP)之间的矛盾而提出的结构，其结构参见附图1。它将击穿电压与比导通电阻之间的关系由传统功率MOSFET的RON,SP∝BV2.5改写为RON,SP∝BV1.3，极大地降低了功率MOSFET的导通电阻，减小了芯片的面积，因此被广泛地应用于中低功率电源设备中。超结功率MOSFET是一个多子导电器件，导通时只有一种载流子参与导电，比如在n型沟道器件中，只有电子参与导电，电子在超结结构的n柱中流动；与此同时超结结构中的p柱则对器件导通电流的能力没有贡献，它的作用在于正向阻断时提供电离受主杂质，以便吸收n柱中的电离施主杂质发出的电力线，从而提高器件的击穿电压。因此，如何利用p柱导电进一步提高器件导通电流的能力，降低器件的比导通电阻，减小芯片面积则成为新的研究方向。基于上述研究方向提出的超结功率IGBT(绝缘栅双极型晶体管：InsulatedGateBipolarTransistor)结构是一种行而有效的方案，其结构参见附图2，它将电子和空穴这两种载流子都利用起来导通电流，其中电子和空穴是以非平衡载流子的形式参与导电，它们在漂移区中形成电导调制，极大地降低了器件的比导通电阻。然而，该器件在关断时必须把这些非平衡的电子和空穴都抽取出去，因而增大了关断时间。综上可知，现有技术中尚没有一种技术能够行之有效的实现在超结功率MOSFET中实现两种载流子同时参与导电的同时达到不形成电导调制的目的。
技术实现思路
鉴于已有技术存在的缺陷，本专利技术的目的是要提供一种超结功率MOSFET，以达到在超结MOSFET中实现了两种载流子同时参与导电且保证同时不形成电导调制的目的。为了实现上述目的，本专利技术的技术方案：一种超结功率MOSFET，其特征在于，其元胞结构包括：耐压层，其由相互接触的具有某一种导电类型的半导体第一漂移区以及具有与所述半导体第一漂移区的导电类型相反的导电类型的半导体第二漂移区构成；半导体衬底区，其与所述半导体第一漂移区的导电类型相反且在所述半导体衬底区表面覆盖有作为漏电极的导体；至少一个半导体体区，其与所述半导体第一漂移区的导电类型相反且与所述耐压层相互接触；至少一个半导体源区，与所述半导体第一漂移区的导电类型相同且位于所述半导体体区内；同时部分所述半导体源区和部分所述半导体体区通过导体相连以构成器件的源电极；栅绝缘层，其被覆盖在部分所述半导体源区、部分所述半导体体区以及部分所述耐压层的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成栅电极，所述半导体多晶硅栅区与所述半导体第一漂移区所对应的导电类型相同；并由部分所述半导体源区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压层构成所述晶体管的栅极结构；至少一个半导体缓冲区，其与所述半导体第一漂移区的导电类型相同且与所述半导体衬底区相互接触；至少一个半导体少子阻挡区，其与所述半导体第一漂移区的导电类型相同且位于所述半导体缓冲区之外或者位于所述半导体缓冲区之内；其中，部分所述源电极与所述栅极结构、所述半导体第一漂移区、所述半导体少子阻挡区、所述半导体衬底区和所述漏电极构成与所述半导体第一漂移区的导电类型相同的MOSFET；部分所述源电极与所述半导体体区、所述半导体第二漂移区、所述半导体缓冲区、部分所述半导体衬底区和所述漏电极构成与所述半导体第一漂移区的导电类型相反的双极结型晶体管。进一步地，所述导电类型为N型或者P型。进一步地，所述超结功率MOSFET所采用的半导体材料包括但不限于硅、砷化镓、氮化镓或者碳化硅中的任意一种。进一步地，当所述半导体少子阻挡区位于所述半导体缓冲区之外时，所述半导体少子阻挡区相对于所述半导体缓冲区在纵向方向上的厚度增加。进一步地，所述半导体少子阻挡区的掺杂浓度不低于所述半导体缓冲区的掺杂浓度。进一步地，所述栅极结构为平面型栅极结构或者沟槽型栅极结构。进一步地，所述元胞栅极结构的形状包括但不限于条形、六角形、矩形或者圆形中的任意一种。进一步地，所述耐压层中半导体第一漂移区和半导体第二漂移区所形成的超结结构的排列方式包括但不限于条形、六角形、矩形或者圆形中的任意一种。与现有技术相比，本专利技术的有益效果：本专利技术有效实现了在超结功率MOSFET中实现两种载流子同时参与导电且保证同时不形成电导调制的目的，具体的通过MOSFET栅极结构及受MOSFET驱动的双极结型晶体管使第一种导电类型和第二种导电类型的载流子分别在所述半导体第一漂移区和所述半导体第二漂移区中流动，同时通过所述半导体少子阻挡区阻挡第二种导电类型的载流子进入所述半导体第一漂移区中，从而避免在所述耐压层中形成电导调制；其中，对于所述第一种导电类型的MOSFET来讲，第二种导电类型的载流子是少数载流子，因此所述阻挡区被称为半导体少子阻挡区。附图说明图1为常规的超结功率MOSFET的结构示意图；图2为超结功率IGBT的结构示意图；图3为本专利技术所述的实例1对应的超结功率MOSFET的结构示意图；图4为本专利技术所述的实例2对应的超结功率MOSFET的结构示意图；图5为本专利技术所述的实例3对应的超结功率MOSFET的结构示意图；图6为本专利技术所述的实例4对应的超结功率MOSFET的结构示意图；图7为本专利技术所述的实例5对应的超结功率MOSFET的结构示意图；图8为本专利技术所述的实例6对应的超结功率MOSFET的结构示意图。图中：01、漏电极，02、源电极，03、栅电极，10、半导体源区，11、半导体第一漂移区，13、半导体缓冲区，14、第一半导体少子阻挡区，15、第二半导体少子阻挡区，20、半导体体区，21、半导体第二漂移区，22、半导体衬底区，30、半导体多晶硅栅区，40、栅绝缘层。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。本专利技术实施例提供了一种超结功率MOSFET所对应的元胞结构。该超结功率MOSFET，其元胞结构包括：耐压层，其由相互接触的具有某一种导本文档来自技高网...

【技术保护点】
1.一种超结功率MOSFET，其特征在于，其元胞结构包括：耐压层，其由相互接触的具有某一种导电类型的半导体第一漂移区以及具有与所述半导体第一漂移区的导电类型相反的导电类型的半导体第二漂移区构成；半导体衬底区，其与所述半导体第一漂移区的导电类型相反且在所述半导体衬底区表面覆盖有作为漏电极的导体；至少一个半导体体区，其与所述半导体第一漂移区的导电类型相反且与所述耐压层相互接触；至少一个半导体源区，与所述半导体第一漂移区的导电类型相同且位于所述半导体体区内；同时部分所述半导体源区和部分所述半导体体区通过导体相连以构成器件的源电极；栅绝缘层，其被覆盖在部分所述半导体源区、部分所述半导体体区以及部分所述耐压层的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成栅电极，所述半导体多晶硅栅区与所述半导体第一漂移区所对应的导电类型相同；并由部分所述半导体源区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压层构成所述晶体管的栅极结构；至少一个半导体缓冲区，其与所述半导体第一漂移区的导电类型相同且与所述半导体衬底区相互接触；至少一个半导体少子阻挡区，其与所述半导体第一漂移区的导电类型相同且位于所述半导体缓冲区之外或者位于所述半导体缓冲区之内；其中，部分所述源电极与所述栅极结构、所述半导体第一漂移区、所述半导体少子阻挡区、所述半导体衬底区和所述漏电极构成与所述半导体第一漂移区的导电类型相同的MOSFET；部分所述源电极与所述半导体体区、所述半导体第二漂移区、所述半导体缓冲区、部分所述半导体衬底区和所述漏电极构成与所述半导体第一漂移区的导电类型相反的双极结型晶体管。...

【技术特征摘要】
1.一种超结功率MOSFET，其特征在于，其元胞结构包括：耐压层，其由相互接触的具有某一种导电类型的半导体第一漂移区以及具有与所述半导体第一漂移区的导电类型相反的导电类型的半导体第二漂移区构成；半导体衬底区，其与所述半导体第一漂移区的导电类型相反且在所述半导体衬底区表面覆盖有作为漏电极的导体；至少一个半导体体区，其与所述半导体第一漂移区的导电类型相反且与所述耐压层相互接触；至少一个半导体源区，与所述半导体第一漂移区的导电类型相同且位于所述半导体体区内；同时部分所述半导体源区和部分所述半导体体区通过导体相连以构成器件的源电极；栅绝缘层，其被覆盖在部分所述半导体源区、部分所述半导体体区以及部分所述耐压层的表面，并通过覆盖在所述栅绝缘层表面上的半导体多晶硅栅区以及部分覆盖在所述半导体多晶硅栅区上的导体构成栅电极，所述半导体多晶硅栅区与所述半导体第一漂移区所对应的导电类型相同；并由部分所述半导体源区、部分所述半导体体区、所述栅绝缘层、所述半导体多晶硅栅区、所述栅电极和部分所述耐压层构成所述晶体管的栅极结构；至少一个半导体缓冲区，其与所述半导体第一漂移区的导电类型相同且与所述半导体衬底区相互接触；至少一个半导体少子阻挡区，其与所述半导体第一漂移区的导电类型相同且位于所述半导体缓冲区之外或者位于所述半导体缓冲区之内；其中，部分所述源电极与所述栅极结构、所述半导体第一漂移区、所述半导体少子阻挡区、...

【专利技术属性】
技术研发人员：林智，袁琦，韩姝，胡盛东，周建林，唐枋，周喜川，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆,50