电力电路以及驱动电路制造技术

一种电力电路包括根据驱动节点的电压产生功率电流的功率晶体管以及包括第一自举电路、第二自举电路、前置驱动电路以及迟滞电路的驱动电路。第一自举电路包括根据上桥电压将供应电压提供至驱动节点的上桥晶体管、根据第一内部信号将驱动节点耦接至接地端的下桥晶体管以及电荷泵。电荷泵耦接至上桥电压以及驱动节点，且根据第一内部信号以及第二内部信号产生超过供应电压的上桥电压。第二自举电路根据第二内部信号，产生第一内部信号。前置驱动电路根据第三内部信号，产生第二内部信号。迟滞电路根据控制信号，产生第三内部信号。

【技术实现步骤摘要】
电力电路以及驱动电路
本专利技术涉及整合氮化镓(GaN)功率元件的驱动电路。
技术介绍
在一个电力电路中，往往需要利用电荷泵将供应电压升压至更高的电压来驱动功率晶体管。图1是显示一般的电力电路。如图1所示的电力电路100中，上桥驱动电路DRV1用以驱动第一功率晶体管110A，下桥驱动电路DRV2用以驱动第二功率晶体管110B。此外，升压电容CB以及升压二极管DB用以将供应电压VDD升压至升压电压VB，使得第一功率晶体管110A能够完全导通。因此，第一功率晶体管110A由输入电压VIN所供应，第二功率晶体管110B能够通过电感L以及电容C来驱动负载装置RL。因为电感L会在切换节点SW上产生显著的寄生效应，如通过第二功率晶体管110B的导通的内接二极管(bodydiode)而在切换节点SW上产生负电压突波，这些寄生效应会在升压电容CB经由功率晶体管充电时干扰升压电压VB。因此，需要降低驱动电路的寄生效应。
技术实现思路
本专利技术提出一种电力电路，包括：一功率晶体管以及一驱动电路。上述功率晶体管根据一驱动节点的一驱动电压，而将一功率电流流至一接地端。上述驱动电路，包括：一第一自举电路、一第二自举电路、一前置驱动电路以及一迟滞电路。上述第一自举电路，包括：一上桥晶体管、一下桥晶体管以及一电荷泵。上述上桥晶体管根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点。上述下桥晶体管根据一第一内部信号，将上述驱动节点耦接至上述接地端。上述电荷泵耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压。上述第二自举电路接收上述第二内部信号而于一第一内部节点产生上述第一内部信号。上述前置驱动电路接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进上述控制信号的驱动能力。上述迟滞电路接收一控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。根据本专利技术的一实施例，上述上桥晶体管以及上述下桥晶体管为常闭晶体管。根据本专利技术的一实施例，上述功率晶体管为一氮化镓晶体管。根据本专利技术的一实施例，上述电荷泵包括：一第一常开晶体管、一回授常闭晶体管、一第一开关、一第一常闭晶体管、一第二常闭晶体管、一第一电容、一第三常闭晶体管以及一第四常闭晶体管。上述第一常开晶体管包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电。上述回授常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点。上述第一开关用以根据上述回授节点的电压而将一第一节点耦接至上述接地端。上述第一常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电。上述第二常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点。上述第一电容耦接于上述第一节点以及上述上桥节点之间。上述第三常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电。上述第四常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。根据本专利技术的一实施例，当上述第二内部信号是位于一高电压位准时，上述内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而生呀上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。根据本专利技术的一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二电容、一第一单向导通装置、一第一电阻以及一第二开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二电容耦接于一第三节点以及上述第一内部节点之间。上述第一单向导通装置单方向地将上述供应电压提供至上述第三节点。上述第一电阻耦接于上述第二节点以及上述第三节点之间。上述第二开关用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。根据本专利技术的一实施例，当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。根据本专利技术的一实施例，上述第二自举电路还包括：一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，集集端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。根据本专利技术的另一实施例，上述第二自举电路包括：一第五常闭晶体管、一第六常闭晶体管、一第二单向导通装置、一第三电容、一放电电阻、一第三单向导通装置、一第四单方向导通装置以及一第三开关。上述第五常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电。上述第六常闭晶体管包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点。上述第二单向导通装置单方向地将上述供应电压提供至一第三节点。上述第三电容耦接于一第三节点以及一充电节点之间。上述放电电阻耦接于上述第二节点以及上述第三节点之间。当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点。当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点。上述第三开关接收上述控制信号且用以根据上述控制信号而将上述上桥节点耦接至上述接地端。根据本专利技术的一实施例，上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。根据本专利技术的一实施例，当上述第二内部信号是位于一高电压位准时，上述第三开关皆导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三本文档来自技高网...

【技术保护点】
1.一种电力电路，包括：一功率晶体管，根据一驱动节点的一驱动电压而将一功率电流流至一接地端；以及一驱动电路，包括：一第一自举电路，包括：一上桥晶体管，根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点；一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至上述接地端；以及一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压；一第二自举电路，接收上述第二内部信号而于一第一内部节点产生上述第一内部信号；一前置驱动电路，接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进上述控制信号的驱动能力；以及一迟滞电路，接收一控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。

【技术特征摘要】
2016.12.30 US 15/395,738;2017.04.24 US 15/494,9551.一种电力电路，包括：一功率晶体管，根据一驱动节点的一驱动电压而将一功率电流流至一接地端；以及一驱动电路，包括：一第一自举电路，包括：一上桥晶体管，根据一上桥节点的一上桥电压，将一供应电压提供至上述驱动节点；一下桥晶体管，根据一第一内部信号，将上述驱动节点耦接至上述接地端；以及一电荷泵，耦接至上述上桥节点以及上述驱动节点，其中上述电荷泵用以根据上述第一内部信号以及第二内部信号而产生上述上桥电压，其中上述上桥电压超过上述供应电压；一第二自举电路，接收上述第二内部信号而于一第一内部节点产生上述第一内部信号；一前置驱动电路，接收一第三内部信号而于一第二内部节点产生上述第二内部信号，其中上述第二自举电路以及上述前置驱动电路用以增进上述控制信号的驱动能力；以及一迟滞电路，接收一控制信号而于一第三内部节点产生上述第三内部信号，并且用以提供一迟滞功能给上述控制信号。2.如权利要求1所述的电力电路，其中上述上桥晶体管以及上述下桥晶体管为常闭晶体管。3.如权利要求1所述的电力电路，其中上述功率晶体管为一氮化镓晶体管。4.如权利要求1所述的电力电路，其中上述电荷泵包括：一第一常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至一回授节点，漏极端接收上述供应电压的供电；一回授常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端耦接至上述驱动节点，漏极端耦接至上述回授节点；一第一开关，用以根据上述回授节点的电压而将一第一节点耦接至上述接地端；一第一常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一节点，栅极端耦接至上述上桥节点，漏极端由上述供应电压供电；一第二常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，上述漏极端耦接至上述第一节点；一第一电容，耦接于上述第一节点以及上述上桥节点的间；一第三常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述上桥节点，栅极端接收上述第二内部信号，漏极端由上述供应电压供电；以及一第四常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第一内部信号，漏极端耦接至上桥节点。5.如权利要求4所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述内部信号是位于一低电压位准，上述驱动电压是位于上述低电压位准上述回授节点的电压是由上述第一常开晶体管拉高而将上述第一开关导通，使得上述第一电容由上述供应电压经由上述第三常闭晶体管以及上述第一开关充电以及上述第一节点经由上述第一常闭晶体管充电，其中当上述上桥电压被拉高而导通上述第一常闭晶体管时，上述第一节点的电压被拉高而生呀上述上桥电压，使得上述上桥晶体管完全导通，其中当上述驱动电压被拉高而导通上述回授常闭晶体管时，上述第一开关不导通使得上述第一节点的电压被拉高至上述供应电压。6.如权利要求1所述的电力电路，其中上述第二自举电路包括：一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；一第二电容，耦接于一第三节点以及上述第一内部节点之间；一第一单向导通装置，单方向地将上述供应电压提供至上述第三节点；一第一电阻，耦接于上述第二节点以及上述第三节点之间；以及一第二开关，用以根据上述第二内部信号而将上述第二节点耦接至上述接地端。7.如权利要求6所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述第六常闭晶体管以及上述第二开关皆导通，上述供应电压通过上述第一单向导通装置以及上述第六常闭晶体管而对第二电容充电，其中当上述第二内部信号是位于一低电压位准时，上述第六常闭晶体管以及上述第二开关为不导通，上述第一电阻将上述第三节点的电压提供至上述第二节点而导通上述第五常闭晶体管，其中当上述第五常闭晶体管导通而将上述第一内部信号拉高时，上述第三节点的电压为上述第二电容的跨压以及上述第一内部信号之和，用以完全导通上述第五常闭晶体管。8.如权利要求6所述的电力电路，其中上述第二自举电路还包括：一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，集集端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。9.如权利要求1所述的电力电路，其中上述第二自举电路包括：一第五常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述第一内部节点，栅极端耦接至一第二节点，漏极端由上述供应电压供电；一第六常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第二内部信号，漏极端耦接至上述第一内部节点；一第二单向导通装置，单方向地将上述供应电压提供至一第三节点；一第三电容，耦接于一第三节点以及一充电节点之间；一放电电阻，耦接于上述第二节点以及上述第三节点之间；一第三单向导通装置，其中当上述充电节点的电压超过上述第二节点的电压时，上述第三单向导通装置单方向地将上述充电节点耦接至上述第二节点；一第四单方向导通装置，其中当上述第一内部信号超过上述充电节点的电压时，上述第四单向导通装置单方向地将上述第一内部信号提供至上述充电节点；以及一第三开关，接收上述控制信号且用以根据上述控制信号而将上述上桥节点耦接至上述接地端。10.如权利要求9所述的电力电路，其中上述第二单向导通装置、上述第三单向导通装置以及上述第四单向导通装置为一二极管或耦接为二极管形式的一常闭晶体管。11.如权利要求9所述的电力电路，其中当上述第二内部信号是位于一高电压位准时，上述第三开关皆导通且上述供应电压通过上述第二单向导通装置、上述第三单向导通装置以及上述第三开关而对上述第三电容充电，其中当上述第二内部信号是位于一低电压位准时，上述三开关为不导通，上述第四单向导通装置将上述第一内部信号提供至上述充电节点，上述第三节点通过上述放电电阻而放电至上述第二节点。12.如权利要求9所述的电力电路，其中上述第二自举电路还包括：一第二常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第一内部节点，漏极端由上述供应电压所供电，其中上述第二常开晶体管用以增进上述第五常闭晶体管的驱动能力。13.如权利要求1所述的电力电路，其中上述第二自举电路还包括：一上桥常开晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述驱动节点，漏极端耦接至上述驱动节点，漏极端由上述供应电压供应，其中上述上桥常开晶体管用以增进上述上桥晶体管的驱动能力。14.如权利要求1所述的电力电路，其中前置驱动电路包括：一驱动常开晶体管，包括源极端、栅极端以及漏极端，其中源极端以及栅极端耦接至上述第二内部节点，漏极端由上述供应电压供电；以及一第七常闭晶体管，包括源极端、栅极端以及漏极端，其中源极端耦接至上述接地端，栅极端接收上述第三内部信号，漏极端耦接至上述第二内部节点。15.如权利要求1所述的电力电路，其中上述迟滞电路包括：一第二电阻，耦接于上述供应电压以及上述第三内部节点之间；一第八常闭晶体管，包括耦接至一第四节点的栅极端、耦接至一第五节点的源极端以及耦接至上述第二电阻的漏极端；一第九常闭晶体管，包括耦接至上述第四节点的栅极端、耦接至上述接地端的源极端以及耦接至上述第五节点的漏极端；一第十常闭晶体管，包括耦接至上述第八常闭晶体管的漏极端的栅极端、耦接至上述第五节点的源极端以及由上述...

【专利技术属性】
技术研发人员：杨长暻，
申请(专利权)人：台达电子工业股份有限公司，
类型：发明
国别省市：中国台湾,71