一种服务器性能度量方法技术

本发明专利技术公开了一种服务器性能度量方法，涉及处理器性能度量领域。本发明专利技术包括CPU、Cache、MSHR和并发监测装置，Cache分别与CPU和MSHR连接；并发监测装置分别与Cache和MSHR连接；其中，并发监测装置包括Hit‑Hit并发访问监测器、Hit‑miss并发访问监测器和miss‑miss并发访问监测器，三种并发访问监测器测量相应的重叠量代入公式：命中时间HT+(缺失率MR‑三种并发重叠量)*缺失代价MP来计算实际服务器性能。本发明专利技术通过在缓存中加入的三种缓存并发访问监测器，度量出命中和缺失时的并发现象，准确剖析缓存并发状况，刨去并发重叠现象，实时获得实际的存储器停顿时间，准确的对服务器性能进行度量。

【技术实现步骤摘要】
一种服务器性能度量方法
本专利技术属于处理器性能度量领域，特别是涉及一种服务器性能度量方法。
技术介绍
处理器运算性能评价是以处理器计算时间为标准。而处理器计算时间由运行时间和存储器停顿时间构成。存储器停顿时间较处理器运行时间延迟几十倍到几千倍，决定着处理器计算时间，也就是处理器的计算性能。目前的存储器停顿时间的计算依赖于程序的缺失率MR，存储器平均访问时间AMAT＝命中时间HT+缺失率MR*缺失代价MP。在当前程序执行演变为乱序执行配以非阻塞式缓存条件下，乱序执行配以非阻塞缓存生成的大量并发访问。而实际中，由于缓存并发访问的存在，并不是每个缺失数据访问都对应着存储器停顿，现有依据缺失率做为处理器性能的评价标准，难以反映出处理器实际性能。本专利技术根据上述处理器性能难以度量的问题，通过在缓存中加入的三种缓存并发访问监测器，度量出命中和缺失时的并发现象，准确剖析缓存并发状况，在MR的基础上，刨去并发重叠现象，在存储器停顿等待时间的计算上，考虑进缓存并发，实时获得实际的存储器停顿时间。
技术实现思路
本专利技术的目的在于提供一种服务器性能度量方法，通过在缓存中加入的三种缓存并发访问监测器，度量出命中和缺失时的并发现象，准确剖析缓存并发状况，刨去并发重叠现象，实时获得实际的存储器停顿时间，解决了现有的处理器性能难以度量、无法准确测定的问题。为解决上述技术问题，本专利技术是通过以下技术方案实现的：本专利技术为一种服务器性能度量方法，包括CPU、Cache、MSHR和并发监测装置，所述Cache分别与CPU和MSHR连接；所述并发监测装置分别与Cache和MSHR连接；所述CPU用于完成对数据进行存储、处理和控制；所述Cache是一种高速缓冲存储器子系统用于复制频繁使用的数据以利于快速访问；所述MSHR是一种计算机体系结构用于记录每一项未完成的事务；所述并发监测装置包括Hit-Hit并发访问监测器、Hit-miss并发访问监测器和miss-miss并发访问监测器；所述Hit-Hit并发访问监测器与Cache连接，Hit-Hit并发访问监测器用于测量Hit-Hit的重叠量；所述Hit-miss并发访问监测器分别与Cache和MSHR连接，Hit-miss并发访问监测器用于测量Hit-miss的重叠量；所述miss-miss并发访问监测与MSHR连接，miss-miss并发访问监测器用于测量miss-miss的重叠量。优选地，所述MSHR记录事务信息包括失效地址、关键字信息以及重命名寄存器信息。优选地，所述并发监测装置包括信号监测装置和计数寄存器。优选地，所述服务器性能计算公式为：服务器平均访问时间ATMA＝命中时间HT+(缺失率MR-三种并发重叠量)*缺失代价MP。本专利技术具有以下有益效果：本专利技术在缓存中加入的三种缓存并发访问监测器，度量出命中和缺失时的并发现象，准确剖析缓存并发状况，刨去并发重叠现象，实时获得实际的存储器停顿时间，准确的对服务器性能进行度量。当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的一种服务器性能度量方法结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1所示，本专利技术为一种服务器性能度量方法，包括CPU、Cache、MSHR和并发监测装置，Cache分别与CPU和MSHR连接；并发监测装置分别与Cache和MSHR连接；CPU用于完成对数据进行存储、处理和控制；Cache是一种高速缓冲存储器子系统用于复制频繁使用的数据以利于快速访问；MSHR是一种计算机体系结构用于记录每一项未完成的事务；并发监测装置包括Hit-Hit并发访问监测器、Hit-miss并发访问监测器和miss-miss并发访问监测器；Hit-Hit并发访问监测器与Cache连接，Hit-Hit并发访问监测器用于测量Hit-Hit的重叠量，Hit-Hit为计算-计算访问重叠，可以增加处理器可利用数据；Hit-miss并发访问监测器分别与Cache和MSHR连接，Hit-miss并发访问监测器用于测量Hit-miss的重叠量，Hit-miss为计算-存储访问重叠；miss-miss并发访问监测与MSHR连接，miss-miss并发访问监测器用于测量miss-miss的重叠量，miss-miss为存储访问-存储访问重叠。其中，MSHR记录事务信息包括失效地址、关键字信息以及重命名寄存器信息，一旦存储控制器返回失效访存所需要的数据，这些数据就用于重新执行；MSHR还用于合并对同一行的多个请求，防止将同一请求发送多次。其中，并发监测装置包括用于对信号进行监测的信号监测装置和用于计算信息次数的计数寄存器。其中，服务器性能计算公式为：服务器平均访问时间ATMA＝命中时间HT+(缺失率MR-三种并发重叠量)*缺失代价MP。值得注意的是，上述系统实施例中，所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本专利技术的保护范围。另外，本领域普通技术人员可以理解实现上述各实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，相应的程序可以存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘或光盘等。以上公开的本专利技术优选实施例只是用于帮助阐述本专利技术。优选实施例并没有详尽叙述所有的细节，也不限制该专利技术仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本专利技术的原理和实际应用，从而使所属
技术人员能很好地理解和利用本专利技术。本专利技术仅受权利要求书及其全部范围和等效物的限制。本文档来自技高网...

【技术保护点】
1.一种服务器性能度量方法，包括CPU、Cache、MSHR和并发监测装置，其特征在于：所述Cache分别与CPU和MSHR连接；所述并发监测装置分别与Cache和MSHR连接；所述CPU用于完成对数据进行存储、处理和控制；所述Cache是一种高速缓冲存储器子系统用于复制频繁使用的数据以利于快速访问；所述MSHR是一种计算机体系结构用于记录每一项未完成的事务；所述并发监测装置包括Hit‑Hit并发访问监测器、Hit‑miss并发访问监测器和miss‑miss并发访问监测器；所述Hit‑Hit并发访问监测器与Cache连接，Hit‑Hit并发访问监测器用于测量Hit‑Hit的重叠量；所述Hit‑miss并发访问监测器分别与Cache和MSHR连接，Hit‑miss并发访问监测器用于测量Hit‑miss的重叠量；所述miss‑miss并发访问监测与MSHR连接，miss‑miss并发访问监测器用于测量miss‑miss的重叠量。

【技术特征摘要】
1.一种服务器性能度量方法，包括CPU、Cache、MSHR和并发监测装置，其特征在于：所述Cache分别与CPU和MSHR连接；所述并发监测装置分别与Cache和MSHR连接；所述CPU用于完成对数据进行存储、处理和控制；所述Cache是一种高速缓冲存储器子系统用于复制频繁使用的数据以利于快速访问；所述MSHR是一种计算机体系结构用于记录每一项未完成的事务；所述并发监测装置包括Hit-Hit并发访问监测器、Hit-miss并发访问监测器和miss-miss并发访问监测器；所述Hit-Hit并发访问监测器与Cache连接，Hit-Hit并发访问监测器用于测量Hit-Hit的重叠量；所述Hit-miss并发访问监测器分别与Cache和MSHR连接，Hit-miss并发访问监测器用于测量Hit-miss的重叠量；所述miss-miss并发访问监测与MSHR连...

【专利技术属性】
技术研发人员：祝可，邓昕洲，王科，张晓阳，白英豪，
申请(专利权)人：宿州新材云计算服务有限公司，
类型：发明
国别省市：安徽,34