一种双CPU构架的BMC芯片及其自主安全提高方法技术

本申请提供了一种双CPU构架的BMC芯片及其自主安全提高方法，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。在现有BMC芯片结构上增加安全控制CPU、ROM以及安全控制线，ROM专用于启动安全控制CPU，安全控制CPU通过安全控制线控制连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器，通过安全控制CPU实现用户远程链接访问的配置监控，提高操作的安全性。本申请提供的双CPU构架的BMC芯片及其自主安全提高方法，增加安全CPU以及安全控制线来提高BMC芯片的自主安全性，确保安全客户端通过Ethernet的安全连接。

【技术实现步骤摘要】
一种双CPU构架的BMC芯片及其自主安全提高方法
本申请涉及服务器
，尤其涉及一种双CPU构架的BMC芯片及其自主安全提高方法。
技术介绍
随着云计算的发展和应用，硬件服务器设备的需求也从最初的单台或者少量的需求发展到至今的大规模大批量的需求。随着服务器技术的发展，以BMC(BaseboardManagementController，基板管理控制器)芯片为核心的带外管理功能的服务器，功能越来越强大，应用也越来越广泛。目前，现有的BMC芯片是一个基于ARM架构专门用于服务器管理的主板处理器，移植入相应的嵌入式Linux与嵌入式Web服务器，通过IPMI(IntelligentPlatformManagementInterface，智能平台管理接口)协议与服务器主板上的组件通信。图1为一种BMC芯片的使用状态结构示意图，图2为典型的BMC芯片的结构示意图。如图1和2所示，BMC芯片所对应的程序是烧录在主板上的特定的FLASH上，该程序处理模块是基于IPMI规范，后台操作的界面是通过INTERNET连接到服务器上，用户对服务器的监控或者操作只需要通过INTERNET登陆操作界面。通常通过ARMCPU读取EFUSE上的安全控制字然后通过加密引擎对输入远程控制进行加解密的操作，提高BMC芯片的安全性。然而，由于ARMCPU是一种比较公开使用的CPU，ARMCPU的开发软件和调试软件都比较透明，ARMCPU内部的程序易被破译从而修改BMC芯片的操作流程等导致系统出错，存在安全隐患。
技术实现思路
本申请提供了一种双CPU构架的BMC芯片及其自主安全提高方法，提高BMC芯片的自主安全性。第一方面，本申请提供了一种双CPU构架的BMC芯片，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。可选的，上述双CPU构架的BMC芯片中，所述安全控制CPU通过安全控制线显示系统模块、外设控制模块、USB控制器和PCIE控制器。第二方面，本申请还提供了一种BMC芯片自主安全提高方法，所述方法包括：ROM启动安全控制CPU；当用户远程链接通过ETH控制器访问ARMCPU时，安全控制CPU接收用户远程链接的访问口令；安全控制CPU调用加解密引擎对所述访问口令进行解密；安全控制CPU将解密后的访问口令与所述EFUSE模块上的口令进行匹配，当匹配通过后，允许用户远程链接访问ARMCPU进行操作。可选的，上述BMC芯片自主安全提高方法中，所述当用户远程链接通过ETH控制器访问ARMCPU时，安全控制CPU接收用户远程链接的访问口令，包括：所述ETH控制器产生中断信号，安全控制CPU接收所述中断信号。可选的，上述BMC芯片自主安全提高方法中，所述安全控制CPU将解密后的访问口令与所述EFUSE模块上的口令进行匹配，当匹配通过后，允许用户远程链接访问ARMCPU进行操作，包括：获得匹配等级，根据所述匹配等级给出安全控制线相应的配置。本申请提供的一种双CPU构架的BMC芯片及其自主安全提高方法，在现有BMC芯片结构上增加安全控制CPU、ROM以及安全控制线，ROM专用于启动安全控制CPU，安全控制CPU通过安全控制线控制连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器，通过安全控制CPU实现用户远程链接访问的配置监控，提高操作的安全性。安全控制CPU只能运行在ROM和EFUSE模块上从芯片的源头上杜绝了被读取的可能性。因此，增加安全CPU以及安全控制线来提高BMC芯片的自主安全性，确保安全客户端通过Ethernet的安全连接。附图说明为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为一种BMC芯片的使用状态结构示意图；图2为现有BMC芯片的结构示意图；图3为本申请实施例提供的双CPU构架的BMC芯片结构示意图；图4为本申请实施例提供的BMC芯片自主安全提高方法的流程图。具体实施方式为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。结合附图1和2，可知BMC芯片的设置在服务器的主板上，与服务器主板的组件通过IPMI协议与服务器主板上的组件通信连接，用于获取服务器主板上的组件物理参数，进行服务器主板上的组件的监控或操作，客户端通过远程链接BMC芯片获取想要得到的数据以及对服务器主CPU的板载功能配置、温度、风扇等控制。BMC芯片上的ARMCPU通过系统总线连接控制EFUSE模块、DDR2/DDR3控制器、显示系统模块、加解密引擎、FLASH控制器、和ETH控制器、外设控制模块、USB控制器和PCIE控制器，用于接收客户端访问口令，根据所述访问口令对服务器主板上的组件的监控或操作，如初始化高级安全加密引擎，DDR控制器初始化，一些外设如USB控制器等接口的初始化，建立页表，将各处理器配置到正确的模式，解压系统内核等。基于现有的BMC芯片，本申请实施例提供了一种双CPU构架的BMC芯片，其结构如附图3所示。由附图3可知，本申请提供的双CPU构架的BMC芯片还包括安全控制CPU和ROM，ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。安全控制CPU的主要功能是保证验证有效来控制各个模块的操作都是好全有效的，所以安全控制线起到对模块控制的安全保护作用。安全控制CPU通过ROM进行启动，在进行ARMCPU读取FLASH控制器上的程序进行基本的BOOT流程前，安全控制CPU读取EFUSE上的安全控制字先进行安全配置，提高BMC芯片的自主安全性。如当客户端远程链接通过ETH控制器访问ARMCPU时，安全控制CPU接收用户远程链接的访问口令，调用加解密引擎对所述访问口令进行解密，将解密后的访问口令与所述EFUSE模块上的口令进行匹配，当匹配通过后，允许用户远程链接访问ARMCPU进行操作。本申请实施例提供的双CPU构架的BMC芯片，在现有BMC芯片结构上增加安全控制CPU、ROM以及安全控制线，ROM专用于启动安全控制CPU，安全控制CPU通过安全控制线控制连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器，通过安全控制CPU实现用户远程链接访问的配置监控，提高操作的安全性。安全控制CPU只能运行在ROM和EFUSE模块上从芯片的源头上杜绝了被读取的可能性。因此，增加安全CPU以及安全控制线来提高BMC芯片的自主安全性，确保安全客户端通过Ethernet的安全连接。进一步，本申请实施例提供的双CPU构架的BMC芯片中，安全控制CPU通过安全控制线显示系统模块、外设控制模块、USB控制器和PCIE控制器。建立安全控制CPU与显示系统模块、外设控制模块、USB控制器和PCIE控制器的控制连接，用于显示系统模块、外设控制模块、USB控制器和本文档来自技高网...

【技术保护点】
1.一种双CPU构架的BMC芯片，其特征在于，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。

【技术特征摘要】
1.一种双CPU构架的BMC芯片，其特征在于，所述芯片包括安全控制CPU和ROM，所述ROM通过安全控制线连接所述安全控制CPU；所述安全控制CPU通过安全控制线分别连接EFUSE模块、加解密引擎、FLASH控制器、和ETH控制器。2.根据权利要求1所述的双CPU构架的BMC芯片，其特征在于，所述安全控制CPU通过安全控制线显示系统模块、外设控制模块、USB控制器和PCIE控制器。3.一种BMC芯片自主安全提高方法，其特征在于，所述方法包括：ROM启动安全控制CPU；当用户远程链接通过ETH控制器访问ARMCPU时，安全控制CPU接收用户远程链接的访问口令；安全控制CPU调用加解密引擎对所述访问口令进行解...

【专利技术属性】
技术研发人员：赵修齐，高劲松，袁涛，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：湖南,43