一种确定通信链路状态的方法及控制器技术

本申请实施例提供了一种确定通信链路状态的方法及控制器，其中，该方法包括：生成通信链路建立请求，控制目标串行/解串器芯片向对端串行/解串器芯片发送所述通信链路建立请求；在接收到所述对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志；根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态。本申请实施例提高了检测串行/解串器在通信链路中的通信状态的可靠性。

【技术实现步骤摘要】
一种确定通信链路状态的方法及控制器
本申请涉及通信及软件
，具体而言，涉及一种确定通信链路状态的方法及控制器。
技术介绍
在高速通信领域中使用串行通信方案已经成为主流，这使得串行/解串器成为高速通信中不可或缺的一环，串行/解串器芯片的使用可以使开发人员的设计更加简便，但也增加了串行/解串器芯片控制器的设计要求，好的串行/解串器芯片控制器是整个通信链路可靠性的保证。串行/解串器芯片控制器就是根据开发人员的时序需求控制芯片的电源开关、同步和工作。目前的串行/解串控制器主要是根据接收的对端串行/解串器芯片发送的时钟信号状态和目标串行/解串器芯片的时钟状态信号作为确定通信链路连接的标准，这种只以串行/解码器芯片输出的时钟锁定状态信号为依据，控制芯片开关、同步和工作时序的控制器，只能确定接收链路单路的状态，无法判断发射链路的状态。综上，现有技术中，通信链路的检测方法不可靠，无法可靠的检测串行/解串器在通信链路中的通信状态。
技术实现思路
有鉴于此，本申请的目的在于提供一种确定通信链路状态的方法及控制器，以提高检测串行/解串器在通信链路中的通信状态的可靠性。第一方面，本申请实施例提供了一种确定通信链路状态的方法，包括：生成通信链路建立请求，控制目标串行/解串器芯片向对端串行/解串器芯片发送所述通信链路建立请求；在接收到所述对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志；根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态。结合第一方面，本申请实施例提供了第一方面的第一种可能的实施方式，在所述生成通信链路建立请求之前，所述方法还包括：等待第一设定时间，使得所述目标串行/解串器芯片内锁相环电路的初始化；在所述初始化完成后，将强同步信号置为有效；在将所述强同步信号置为有效后，等待第二设定时间，将所述强同步信号重新置为无效。结合第一方面或第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第二种可能的实施方式，所述通信链路建立请求按照设定频率生成。结合第一方面的第一种可能的实施方式，本申请实施例提供了第一方面的第三种可能的实施方式，在获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志之前，还包括；确定所述目标串行/解串器芯片的时钟信号状态为锁定状态。结合第一方面的第三种可能的实施方式，本申请实施例提供了第一方面的第四种可能的实施方式，所述根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态，包括：若解析获取的所述对端串行/解串器芯片的时钟信号状态为锁定状态且所述应答标志为有效应答，则确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态为连接状态。结合第一方面的第四种可能的实施方式，本申请实施例提供了第一方面的第五种可能的实施方式，在所述确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态为连接状态之后，所述方法还包括：将所述目标串行/解串器芯片的发射数据链路置为有效，使得用户端的数据能够通过所述目标串行/解串器芯片传输至所述对端串行/解串器芯片。结合第一方面的第五种可能的实施方式，本申请实施例提供了第一方面的第六种可能的实施方式，所述方法还包括：监测所述目标串行/解串器芯片的时钟信号状态；当监测到所述时钟信号状态为失锁后，将所述目标串行/解串器芯片的发射数据链路置为无效，并通知所述用户端停止发送数据。结合第一方面的第三种可能的实施方式，本申请实施例提供了第一方面的第七种可能的实施方式，所述根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态，包括：若解析获得的所述对端串行/解串器芯片的时钟信号状态为非锁定状态、和/或，所述应答标志为无效应答，则确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态为未连接状态，将所述强同步信号重新置为有效。结合第一方面的第七种可能的实施方式，本申请实施例提供了第一方面的第八种可能的实施方式，所述将所述强同步信号重新置为有效后，所述方法还包括：等待所述第二设定时间，将所述强同步信号置为无效后，执行所述生成通信链路建立请求的步骤。第二方面，本申请实施例提供了一种控制器，包括：生成模块，用于生成通信链路建立请求，控制目标串行/解串器芯片向对端串行/解串器芯片发送所述通信链路建立请求。获取模块，用于在接收到所述对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志。确定模块，用于根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态。与现有技术中相比，本申请中控制器提前生成的通信链路建立请求，之后控制目标串行/解串器芯片向对端串行/解串器芯片发送该通信链路建立请求，在接收到对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志，因为能够解析出该通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志时，目标串行/解串器芯片的时钟信号状态必然为锁定状态，则能够根据对端串行/解串器芯片的时钟信号状态以及应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态，从而能够同时检测发射链路和接收链路的通信状态。为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。附图说明为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1示出了本申请实施例所提供的第一种确定通信链路状态的方法流程图；图2示出了本申请实施例所提供的第二种确定通信链路状态的方法流程图；图3示出了本申请实施例所提供的第三种确定通信链路状态的方法流程图；图4示出了本申请实施例所提供的一种控制器的结构示意图；图5示出了本申请实施例所提供的一种控制器的具体结构示意图。具体实施方式为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请本文档来自技高网...

【技术保护点】
一种确定通信链路状态的方法，其特征在于，包括：生成通信链路建立请求，控制目标串行/解串器芯片向对端串行/解串器芯片发送所述通信链路建立请求；在接收到所述对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志；根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态。

【技术特征摘要】
1.一种确定通信链路状态的方法，其特征在于，包括：生成通信链路建立请求，控制目标串行/解串器芯片向对端串行/解串器芯片发送所述通信链路建立请求；在接收到所述对端串行/解串器芯片通过所述目标串行/解串器芯片返回的通信链路建立请求应答后，获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志；根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定所述目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态。2.根据权利要求1所述的方法，其特征在于，在所述生成通信链路建立请求之前，所述方法还包括：等待第一设定时间，使得所述目标串行/解串器芯片内锁相环电路的初始化；在所述初始化完成后，将强同步信号置为有效；在将所述强同步信号置为有效后，等待第二设定时间，将所述强同步信号重新置为无效。3.根据权利要求1或2所述的方法，其特征在于，所述通信链路建立请求按照设定频率生成。4.根据权利要求2所述的方法，其特征在于，在获取所述通信链路建立请求应答中包括的所述对端串行/解串器芯片的时钟信号状态以及应答标志之前，还包括；确定所述目标串行/解串器芯片的时钟信号状态为锁定状态。5.根据权利要求4所述的方法，其特征在于，所述根据所述对端串行/解串器芯片的时钟信号状态以及所述应答标志确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态，包括：若解析获取的所述对端串行/解串器芯片的时钟信号状态为锁定状态且所述应答标志为有效应答，则确定目标串行/解串器芯片与所述对端串行/解串器芯片的通信链路状态为连接状态。6.根据权利要求5所述的方法，其特征在于，在所述确定目标串行/解串器芯片与所述对端串行/解...

【专利技术属性】
技术研发人员：邱维宝，李锦成，周娟，郑海荣，
申请(专利权)人：深圳先进技术研究院，
类型：发明
国别省市：广东,44