提升寄生光灵敏度的方法技术

本发明专利技术公开了一种提升寄生光灵敏度的方法，用于提升电压域8T全局快门像素结构的寄生光灵敏度，包括步骤：提供电压域8T全局快门像素结构，包括依次相连的感光二极管、相关双采样读取电路、相关双采样保持电路及相关双采样输出电路，相关双采样保持电路包括第一MOS管开关、第二MOS管开关、第一电容及第二电容；通过调整相关双采样保持电路中的MOS管开关的结构，对第一电容的漏电流Isigleak或第二电容的漏电流Irstleak进行补偿调节，使得Csig*Irstleak＝Crst*Isigleak。本发明专利技术通过调整MOS管开关的沟道/有源区的物理形状或尺寸，或通过离子注入手段调整MOS管开关的沟道/有源区的物理电学性质，来补偿调节存储电容的漏电流，能有效消除电容漏电对相关双采样输出电压的影响，提升寄生光灵敏度。

【技术实现步骤摘要】
提升寄生光灵敏度的方法
本专利技术涉及图像处理
，尤其是涉及一种提升寄生光灵敏度的方法。
技术介绍
图像传感器，是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD(ChargeCoupledDevice，电荷耦合元件)和CMOS(ComplementaryMetal-OxideSemiconductor，金属氧化物半导体元件)两大类。CMOS技术是世界上许多图像传感器半导体研发企业试图用来替代CCD的技术。经过多年的努力，作为图像传感器，CMOS已经克服早期的许多缺点，发展到了在图像品质方面可以与CCD技术较量的水平。根据曝光方式的区别，CMOS图像传感器可分为卷帘快门式CMOS图像传感器和全局快门式CMOS图像传感器。传统的卷帘快门式CMOS图像传感器(广泛应用于手机中)，因为其读取是逐行式的，所以其会对高速运动的物体产生布丁效应，使得图像发生扭曲，因此，在工业相机和机器视觉的应用中都会要求全局快门。而电压域8T全局快门像素是全局快门式CMOS图像传感器中最有效的像素结构之一，其像素结构如图1所示：依次将像素中信号读取到存储单元Csig和Crst中并进行相关双采样(CDS)操作可以有效的降低电路的读出噪声。但是由于电路各个节点都会存在漏电现象，因此可能会导致寄生光灵敏度(ParasiticLightSensitivity，PLS)的下降，这是电压域8T全局快门像素的最大缺点。因此，找到一种提升电压域8T全局快门像素结构的寄生光灵敏度的方法是目前亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种消除电压域8T全局快门像素结构中电容漏电对相关双采样输出电压影响的方法，以提升电压域8T全局快门像素结构的寄生光灵敏度。为了达到上述目的，本专利技术提供了一种提升寄生光灵敏度的方法，用于提升电压域8T全局快门像素结构的寄生光灵敏度，所述方法包括步骤：提供电压域8T全局快门像素结构，所述电压域8T全局快门像素结构包括相关双采样保持电路，所述相关双采样保持电路包括第一MOS管开关、第二MOS管开关、第一电容及第二电容，所述第一MOS管开关与所述第二MOS管开关串联，所述第一电容一端接地、另一端通过第一有源区与所述第一MOS管开关及所述第二MOS管开关相连，所述第二电容一端接地、另一端通过第二有源区与所述第二MOS管开关相连；以及调整所述相关双采样保持电路中与所述第一电容相连的MOS管开关的结构对所述第一电容的漏电流进行补偿调节，或调整所述相关双采样保持电路中与所述第二电容相连的MOS管开关的结构对所述第二电容的漏电流进行补偿调节，使得两个电容的漏电流满足公式Csig*Irstleak＝Crst*Isigleak，式中，Csig表示所述第一电容的电容值，Crst表示所述第二电容的电容值，Isigleak表示所述第一电容的漏电流，Irstleak表示所述第二电容的漏电流。可选的，所述电压域8T全局快门像素结构还包括感光二极管、相关双采样读取电路及相关双采样输出电路，所述感光二极管、相关双采样读取电路、相关双采样保持电路及相关双采样输出电路依次相连。可选的，对所述第一MOS管开关的沟道与所述第二MOS管开关的沟道进行匹配，使得Csig*Irstleak＝Crst*Isigleak。可选的，所述对所述第一MOS管开关的沟道与所述第二MOS管开关的沟道进行匹配，使得Csig*Irstleak＝Crst*Isigleak的步骤包括：提供MOS管开关，作为测试结构；选定所述测试结构的第一有源区与第二有源区；测定所述测试结构的开关单元中沟道与漏电流的关系；根据所述沟道与漏电流的关系调节所述第一MOS管开关的沟道结构，对所述第一电容的漏电流进行补偿调节，或调节所述第二MOS管开关的沟道结构，对所述第二电容的漏电流进行补偿调节，使得Csig*Irstleak＝Crst*Isigleak。可选的，在所述第一MOS管开关或所述第二MOS管开关中，通过调整沟道形状、沟道长度及沟道宽度中的至少一个来调节漏电流。可选的，对所述第一有源区与所述第二有源区进行匹配，使得Csig*Irstleak＝Crst*Isigleak。可选的，所述对所述第一有源区与所述第二有源区进行匹配，使得Csig*Irstleak＝Crst*Isigleak的步骤包括：提供MOS管开关，作为测试结构；测定所述测试结构中有源区与漏电流的关系；根据所述有源区与漏电流的关系调节所述第一有源区，对所述第一电容的漏电流进行补偿调节，或调节所述第二有源区，对所述第二电容的漏电流进行补偿调节，使得Csig*Irstleak＝Crst*Isigleak。可选的，在调节所述第一有源区或第二有源区时，通过调整有源区形状及有源区面积中的至少一个来调节漏电流。可选的，对所述第一MOS管开关的开关单元、第一有源区、第二MOS管开关的开关单元或第二有源区进行离子注入，使得Csig*Irstleak＝Crst*Isigleak。可选的，所述对所述第一MOS管开关的开关单元、第一有源区、第二MOS管开关的开关单元或第二有源区进行离子注入，使得Csig*Irstleak＝Crst*Isigleak的步骤包括：提供MOS管开关，作为测试结构；测定所述测试结构中开关单元的离子注入或有源区的离子注入与漏电流的关系；根据所述开关单元的离子注入或有源区的离子注入与漏电流的关系对所述第一MOS管开关的开关单元、第一有源区、第二MOS管开关的开关单元及第二有源区中的至少一个进行离子注入，对所述第一电容的漏电流或所述第二电容的漏电流进行补偿调节，使得Csig*Irstleak＝Crst*Isigleak。可选的，通过调节离子注入元素的能量或剂量对所述第一电容的漏电流或所述第二电容的漏电流进行补偿调节。可选的，所述离子注入元素包括硼、砷、磷及铟。与现有技术相比，本专利技术通过调整电压域8T全局快门像素结构的相关双采样保持电路中与第一电容相连的MOS管开关结构，对第一电容的漏电流进行补偿调节，或调整与第二电容相连的MOS管开关结构，对第二电容的漏电流进行补偿调节，使得两个电容的漏电流满足公式Csig*Irstleak＝Crst*Isigleak，消除了电容漏电对相关双采样输出电压值的影响，有效地提升了寄生光灵敏度。附图说明图1为电压域8T全局快门像素的电路结构示意图；图2为本专利技术的提升电压域8T全局快门电容寄生光灵敏度方法的步骤示意图；图3为电压域8T全局快门像素中相关双采样保持电路的结构示意图；图中，1-相关双采样信号读取电路，2-相关双采样信号保持电路，3-相关双采样信号输出电路。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。如图1所示，电压域8T全局快门像素是全局快门CMOS图像传感器中最有效的像素结构之一，电压域8T全局快门像素结构包括感光二极管R以及与感光二极管R相连的相关双采样电路。具体的，参见图1，所述相关双采样电路包括依次相连的相关双采样信号读取电路1、相关双采样信号保持电路2以及相关双采样信号输出电路3，相本文档来自技高网...

【技术保护点】
一种提升寄生光灵敏度的方法，用于提升电压域8T全局快门像素结构的寄生光灵敏度，其特征在于，所述方法包括步骤：提供电压域8T全局快门像素结构，所述电压域8T全局快门像素结构包括相关双采样保持电路，所述相关双采样保持电路包括第一MOS管开关、第二MOS管开关、第一电容及第二电容，所述第一MOS管开关与所述第二MOS管开关串联，所述第一电容一端接地、另一端通过第一有源区与所述第一MOS管开关及所述第二MOS管开关相连，所述第二电容一端接地、另一端通过第二有源区与所述第二MOS管开关相连；以及调整所述相关双采样保持电路中与所述第一电容相连的MOS管开关的结构对所述第一电容的漏电流进行补偿调节，或调整所述相关双采样保持电路中与所述第二电容相连的MOS管开关的结构对所述第二电容的漏电流进行补偿调节，使得两个电容的漏电流满足公式Csig*Irstleak＝Crst*Isigleak，式中，Csig表示所述第一电容的电容值，Crst表示所述第二电容的电容值，Isigleak表示所述第一电容的漏电流，Irstleak表示所述第二电容的漏电流。

【技术特征摘要】
1.一种提升寄生光灵敏度的方法，用于提升电压域8T全局快门像素结构的寄生光灵敏度，其特征在于，所述方法包括步骤：提供电压域8T全局快门像素结构，所述电压域8T全局快门像素结构包括相关双采样保持电路，所述相关双采样保持电路包括第一MOS管开关、第二MOS管开关、第一电容及第二电容，所述第一MOS管开关与所述第二MOS管开关串联，所述第一电容一端接地、另一端通过第一有源区与所述第一MOS管开关及所述第二MOS管开关相连，所述第二电容一端接地、另一端通过第二有源区与所述第二MOS管开关相连；以及调整所述相关双采样保持电路中与所述第一电容相连的MOS管开关的结构对所述第一电容的漏电流进行补偿调节，或调整所述相关双采样保持电路中与所述第二电容相连的MOS管开关的结构对所述第二电容的漏电流进行补偿调节，使得两个电容的漏电流满足公式Csig*Irstleak＝Crst*Isigleak，式中，Csig表示所述第一电容的电容值，Crst表示所述第二电容的电容值，Isigleak表示所述第一电容的漏电流，Irstleak表示所述第二电容的漏电流。2.如权利要求1所述的提升寄生光灵敏度的方法，其特征在于，所述电压域8T全局快门像素结构还包括感光二极管、相关双采样读取电路及相关双采样输出电路，所述感光二极管、相关双采样读取电路、相关双采样保持电路及相关双采样输出电路依次相连。3.如权利要求1或2所述的提升寄生光灵敏度的方法，其特征在于，对所述第一MOS管开关的沟道与所述第二MOS管开关的沟道进行匹配，使得Csig*Irstleak＝Crst*Isigleak。4.如权利要求3所述的提升寄生光灵敏度的方法，其特征在于，所述对所述第一MOS管开关的沟道与所述第二MOS管开关的沟道进行匹配，使得Csig*Irstleak＝Crst*Isigleak的步骤包括：提供MOS管开关，作为测试结构；选定所述测试结构的第一有源区与第二有源区；测定所述测试结构的开关单元中沟道与漏电流的关系；根据所述沟道与漏电流的关系调节所述第一MOS管开关的沟道结构，对所述第一电容的漏电流进行补偿调节，或调节所述第二MOS管开关的沟道结构，对所述第二电容的漏电流进行补偿调节，使得Csig*Irstleak＝Crst*Isigleak。5.如权利要求4所述的提升寄生光灵敏度的方法，其特征...

【专利技术属性】
技术研发人员：石文杰，陈超林，邵泽旭，任冠京，刘芃宇，
申请(专利权)人：上海晔芯电子科技有限公司，
类型：发明
国别省市：上海,31