移位寄存器单元、栅极驱动电路以及控制方法技术

本申请公开了一种移位寄存器，包括：输入子电路，其第一端与第一信号线连接，第二端与上拉节点连接，第三端与输入信号线相连接；输出子电路，其第一端与上拉节点连接，第二端与时钟信号线连接，第三端与输出端连接，并且被配置为在上拉节点的控制下将时钟信号线的时钟信号输出至输出端；关机控制子电路，其第一端与输出端连接，第二端与第一关机控制信号线连接，第三端与第二关机控制信号线连接，其中所述关机控制子电路配置成在第一关机控制信号的控制下将第二关机控制信号线的第二关机控制信号输入至输出端。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路以及控制方法
本公开涉及显示
，具体涉及一种移位寄存器单元、包括该移位寄存器单元的栅极驱动电路以及应用于该移位寄存器单元的控制方法。
技术介绍
在平板显示器的使用时，经常会有开关机的动作，很多采用栅极阵列(gateonarray，GOA)结构的显示器缺乏开关机时对电路和面板(panel)初始化的功能，这样开关机动作会带来很多画面不良，如闪烁，残像，线缺陷等等。也有一些采用Xon(gateon)技术显示器，在关机后短时间内把全部信号电压拉到高，所有栅极同时输出，达到让像素电压初始化的功能。然而Xon对栅极阵列的初始化没有作用，要结合栅极阵列的具体结构才能做到使栅极阵列内关键节点位置的电压初始化。
技术实现思路
针对以上问题，本公开提供一种新型移位寄存器单元的设计，即在原来的结构上增加针对栅极阵列结构中开关机时的初始化功能，使得栅极阵列结构在开关机上下电期间，电路可以保持正常功能，也可以提高产品的稳定性和寿命。根据本公开的一方面，提出了一种移位寄存器，包括：输入子电路，其第一端与第一信号线(Vdd)连接，第二端与上拉节点(PU)连接，第三端与输入信号线相连接；输出子电路，其第一端与上拉节点(PU)连接，第二端与时钟信号线(CLK)连接，第三端与输出端连接，并且被配置为在上拉节点(PU)的控制下将时钟信号线(CLK)的时钟信号输出至输出端；关机控制子电路，其第一端与输出端连接，第二端与第一关机控制信号线连接，第三端与第二关机控制信号线连接，其中所述关机控制子电路配置成在第一关机控制信号的控制下将第二关机控制信号线的第二关机控制信号输入至输出端。在一个实施例中，响应于关机信号，所述第一信号线的电位回落到零电位，所述第一关机控制信号线被上拉，并控制所述关机控制子电路将所述第二关机控制信号线的第二关机控制信号输出至输出端，其中所述第二关机控制信号的电位被上拉后回落到零电位。在一个实施例中，所述第一关机控制信号线或所述第二关机控制信号线是时钟信号线。在一个实施例中，该移位寄存器单元还包括：下拉控制子电路，其第一端与上拉节点(PU)相连接，第二端与第二信号线(GCH1、GCH2)相连接，第三端与第三信号线(VSS)连接，并且被配置为根据上拉节点(PU)的电平、第二信号线(GCH1、GCH2)输入的第一电源信号以及第三信号线(VSS)输入的第三电源信号，控制下拉节点(PD1/PD2)的电平；下拉子电路，其第一端与下拉节点(PD1/PD2)连接，第二端与上拉节点(PU)连接，第三端与输出端连接，第四端与第三信号线(VSS)连接，并且被配置为在下拉节点(PD1/PD2)的控制下将上拉节点(PU)和输出端的电平下拉至第三信号线(VSS)的第三电源信号；复位子电路，其第一端连接复位信号线，其第二端连接上拉节点(PU)，其第三端与第三信号线(VSS)连接，并且被配置为在复位信号线的控制下将上拉节点(PU)下拉至第三信号线(VSS)的第三电源信号；其中响应于所述关机信号，所述第三信号线的电位回落到零电位。在一个实施例中，所述关机控制子电路包括关机控制晶体管(T16)，其栅极与第一关机控制信号线连接，第一极与输出端连接，第二极与第二关机控制信号线连接。在一个实施例中，在第一关机控制信号的控制下将第二关机控制信号线的第二关机控制信号输入至输出端包括：在第一关机控制信号线上施加导通信号，使得关机控制晶体管导通，并将输出端的电位上拉到第二关机控制信号线的电位。在一个实施例中，输入子电路包括输入晶体管(T1)，其中输入晶体管的栅极连接到输入信号线，第一极连接到第一信号线，第二极与上拉节点(PU)连接；输出子电路包括输出晶体管(T3)及输出电容(C)，其中所述输出晶体管的栅极与所述输出电容的第一端相连并连接到上拉节点，所述输出晶体管的第二端与所述输出电容的第二端相连并连接到输出端，所述输出晶体管的第二端与时钟信号线连接。在一个实施例中，下拉控制子电路包括第一下拉控制晶体管(T4/T6)、第二下拉控制晶体管(T5/T7)、第三下拉控制晶体管(T9/T11)、第四下拉控制晶体管(T8/T10)，其中第一下拉控制晶体管(T4/T6)的栅极与第一极相连并连接到第二信号线，第二极连接到第二下拉控制晶体管(T5/T7)的栅极，并连接到第三下拉控制晶体管(T9/T11)的第一极；第二下拉控制晶体管(T5/T7)的第一极与第二信号线(GCH)连接，第二极与下拉节点(PD1/PD2)连接；第三下拉控制晶体管(T9/T11)的栅极与上拉节点(PU)连接，第二极与第三信号线(VSS)连接；第四下拉控制晶体管(T8/T10)的栅极与上拉节点(PU)连接，第一极与下拉节点(PD1/PD2)连接，第二极与第三信号线(VSS)连接；所述下拉子电路包括第一下拉晶体管(T12/T14)和第二下拉晶体管(T13/T15)，其中所述第一下拉晶体管(T12/T14)的栅极与所述下拉节点(PD1/PD2)连接，第一极与所述输出端连接，第二极与所述第三信号线(VSS)连接；所述第二下拉晶体管(T13/T15)的栅极与所述下拉节点(PD1/PD2)连接，第一极与所述上拉节点(PU)连接，第二极与所述第三信号线(VSS)连接；以及复位子电路包括复位晶体管(T2)，其中复位晶体管(T2)的栅极与复位信号线连接，第一极与上拉节点(PU)连接，第二极与第三信号线(VSS)连接。根据本公开的另一方面，提出了一种应用如上所述的移位寄存器单元的栅极驱动电路，其包括级联的N级移位寄存器单元，所述移位寄存器为权利要求1－8之一所述的移位寄存器，其中，第i级的移位寄存器的输入端与第i-1级的移位寄存器的输出端连接，第i级的移位寄存器的输出端与第i-1级的移位寄存器的复位端连接，其中N为大于2的整数，1<i≤N；第1级的移位寄存器的输入端与帧输入信号控制线连接；第N级的移位寄存器的复位端与帧复位信号控制线连接。根据本公开的另一方面，提出了一种包括如上所述的栅极驱动电路的显示装置。根据本公开的另一方面，提出了一种控制方法，应用于如上所述的显示装置，包括：响应于显示装置的关机信号，在第一关机控制信号线上施加导通信号；以及在第一关机控制信号的控制下将第二关机控制信号线的第二关机控制信号输入至输出端。在一个实施例中，在第一关机控制信号的控制下将第二关机控制信号线的第二关机控制信号输入至输出端包括：在第一关机控制信号线上施加导通信号，使得所述关机控制晶体管导通，并将输出端的电位上拉到第二关机控制信号线的电位。利用本公开提供的移位寄存器单元、栅极驱动电路以及驱动方法，能够使得关机后移位寄存器单元内部的电荷得到及时的释放，从而避免在下次开机的时候由于内部电荷未能及时释放而导致画面异常。附图说明为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员而言，在没有做出创造性劳动的前提下，还可以根据这些附图获得其他的附图。以下附图并未刻意按实际尺寸等比例缩放绘制，重点在于示出本公开的主旨。图1a是根据现有技术的一种移位寄存器单元的示例电路结构；图1b是根据现有技术本文档来自技高网...

【技术保护点】
一种移位寄存器，包括：输入子电路，其第一端与第一信号线连接，第二端与上拉节点连接，第三端与输入信号线相连接；输出子电路，其第一端与所述上拉节点连接，第二端与时钟信号线连接，第三端与输出端连接，并且被配置为在所述上拉节点的控制下将所述时钟信号线的时钟信号输出至所述输出端；关机控制子电路，其第一端与所述输出端连接，第二端与第一关机控制信号线连接，第三端与第二关机控制信号线连接，其中所述关机控制子电路配置成在所述第一关机控制信号的控制下将所述第二关机控制信号线的第二关机控制信号输出至所述输出端。

【技术特征摘要】
1.一种移位寄存器，包括：输入子电路，其第一端与第一信号线连接，第二端与上拉节点连接，第三端与输入信号线相连接；输出子电路，其第一端与所述上拉节点连接，第二端与时钟信号线连接，第三端与输出端连接，并且被配置为在所述上拉节点的控制下将所述时钟信号线的时钟信号输出至所述输出端；关机控制子电路，其第一端与所述输出端连接，第二端与第一关机控制信号线连接，第三端与第二关机控制信号线连接，其中所述关机控制子电路配置成在所述第一关机控制信号的控制下将所述第二关机控制信号线的第二关机控制信号输出至所述输出端。2.如权利要求1所述的移位寄存器，其中所述输入子电路进一步配置成响应于关机信号，所述第一信号线的电位回落到零电位，以及所述关机控制子电路进一步配置成响应于关机信号，所述第一关机控制信号线被上拉，并控制所述关机控制子电路将所述第二关机控制信号线的第二关机控制信号输出至所述输出端，其中所述第二关机控制信号的电位被上拉后回落到零电位。3.如权利要求1或2所述的移位寄存器，其中所述第一关机控制信号线和所述第二关机控制信号线中的一个是时钟信号线。4.如权利要求3所述的移位寄存器，其中所述第一关机控制信号线和所述第二关机控制信号线中的另一个是帧输入信号控制线。5.如权利要求1或2所述的移位寄存器，还包括：下拉控制子电路，其第一端与所述上拉节点相连接，第二端与第二信号线相连接，第三端与第三信号线连接，并且被配置为根据所述上拉节点的电平、所述第二信号线输入的第一电源信号以及所述第三信号线输入的第三电源信号，控制下拉节点的电平；下拉子电路，其第一端与所述下拉节点连接，第二端与所述上拉节点连接，第三端与所述输出端连接，第四端与所述第三信号线连接，并且被配置为在所述下拉节点的控制下将所述上拉节点和所述输出端的电平下拉至所述第三信号线的第三电源信号；复位子电路，其第一端连接复位信号线，其第二端连接所述上拉节点，其第三端与所述第三信号线连接，并且被配置为在所述复位信号线的控制下将所述上拉节点下拉至所述第三信号线的第三电源信号；其中响应于所述关机信号，所述第三信号线的电位回落到零电位。6.如权利要求5所述的移位寄存器，其中所述第一关机控制信号线和所述第二关机控制信号线中的一个是所述第三信号线。7.如权利要求1或2所述的移位寄存器，其中，所述关机控制子电路包括关机控制晶体管，其栅极与所述第一关机控制信号线连接，第一极与所述输出端连接，第二极与所述第二关机控制信号线连接。8.如权利要求1所述的移位寄存器，其中，输入子电路包括输入晶体管，其中所述输入晶体管的栅极连接到所述输入信号线，第一...

【专利技术属性】
技术研发人员：王峥，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11