一种改善关断电容的射频开关电路制造技术

本发明专利技术公开了一种改善关断电容的射频开关电路，包括栅极电压控制模块、开关模块以及体极电压控制模块，所述开关模块包括多个级联的开关单元，各开关单元间均引入小电容至地通路，本发明专利技术通过在电路层次进行小电容并联至地或引入对地可控寄生小电容后段设计的电路设计方式，可以优化减小关断电容Coff并保持导通电阻Ron基本不变。

【技术实现步骤摘要】
一种改善关断电容的射频开关电路
本专利技术涉及一种射频开关电路，特别是涉及一种改善关断电容(Coff)的射频开关电路。
技术介绍
图1为现有技术一种射频开关电路的电路示意图。如图1所示，现有技术的射频开关电路包括栅极电压控制模块10、开关模块20和体极电压控制模块30，栅极电压控制模块10和体极电压控制模块30各由一个公共偏置电阻组成，开关模块20由多个级联的NMOS管M1、M2、……、Mn、多个体极偏置电阻Rbk、多个栅极偏置电阻Rgk以及多个通路电阻Rdsk组成，开关模块20与栅极控制电压VG、体极控制电压VB之间连接公共偏置电阻Rgc、Rbc。现有技术采用层叠设计，其导通电阻Ron与关断电容Coff的乘积表征射频开关电路的射频特性：Ron·Coff＝FoM现有技术中由于各个极之间有电容，所以关断电容Coff一般比较大，而关断电容Coff的减小对改善射频开关隔离度及谐波等射频特性至关重要。通常器件导通电阻Ron与关断电容Coff需要折中优化设计，用其乘积FOM来表征射频开关器件的射频特性，而电路层次的设计与寄生通常会影响器件的FOM。因此，实有必要提出一种技术手段，以解决上述问题。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种改善关断电容的射频开关电路其通过在电路层次进行小电容并联至地或引入对地可控寄生小电容后段设计的电路设计方式，可以优化减小关断电容Coff并保持导通电阻Ron基本不变。为达上述及其它目的，本专利技术提出一种改善关断电容的射频开关电路，包括栅极电压控制模块、开关模块以及体极电压控制模块，所述开关模块包括多个级联的开关单元，各开关单元间均引入小电容至地通路。进一步地，所述各开关单元的NMOS开关管的源极/漏极/栅极/衬底的至地电容为可选设计。进一步地，所述开关模块的每个开关单元的源漏极引入小电容并联至地通路。进一步地，每个开关单元包括NMOS开关管Mk、体极偏置电阻Rbk、栅极偏置电阻Rgk、通路电阻Rdsk、漏极并联电容Cdpk、源极并联电容Cspk，漏极并联电容Cdpk的一端连接至NMOS管Mk的漏极，另一端接地，源极并联电容Cspk的一端连接至NMOS管Mk的源极，另一端接地，通路电阻Rdsk连接在NMOS管Mk的漏极和源极间，体极偏置电阻Rbk的一端连接至NMOS管Mk的衬端，体极偏置电阻Rbk的另一端连接至所述体极电压控制模块，栅极偏置电阻Rgk的一端连接至NMOS开关管Mk的栅极，栅极偏置电阻Rgk的另一端连接至所述栅极电压控制模块。进一步地，所述开关模块的每个开关单元的栅极与衬底引入小电容并联至地通路。进一步地，每个开关单元包括NMOS开关管Mk、体极偏置电阻Rbk、栅极偏置电阻Rgk、通路电阻Rdsk、漏极并联电容Cdpk、源极并联电容Cspk、栅极并联电容Cgpk、以及体极并联电容Cbpk，漏极并联电容Cdpk的一端连接至NMOS管Mk的漏极，源极并联电容Cspk的一端连接至NMOS管Mk的源极，栅极并联电容Cgpk的一端连接至NMOS开关管Mk的栅极，体极并联电容Cbpk的一端连接至NMOS开关管Mk的衬底，漏极并联电容Cdpk的另一端、源极并联电容Cspk的另一端、栅极并联电容Cgpk的另一端、体极并联电容Cbpk的另一端接地，通路电阻Rdsk连接在NMOS管Mk的漏极和源极间，体极偏置电阻Rbk的一端连接至NMOS管Mk的衬端，体极偏置电阻Rbk的另一端连接至所述体极电压控制模块，栅极偏置电阻Rgk的一端连接至NMOS开关管Mk的栅极，栅极偏置电阻Rgk的另一端连接至所述栅极电压控制模块。进一步地，引入的小电容大小为1～10fF。进一步地，所述小电容为电路设计层次的MIM电容或MOS电容或MOM电容实体元件。进一步地，所述小电容为通过后段layout设计引入的可控的寄生电容单元。进一步地，所述栅极电压控制模块及所述体极电压控制模块均包括一公共偏置电阻。与现有技术相比，本专利技术一种改善关断电容的射频开关电路通过在层叠开关支路级间引入小电容小电容并联至地或引入对地可控寄生小电容，可以优化减小关断电容Coff并保持导通电阻Ron基本不变，有助于改善射频开关的隔离度及插损。附图说明图1为现有技术一种射频开关电路的电路示意图；图2为本专利技术一种改善关断电容的射频开关电路第一实施例的电路结构图；图3为本专利技术之改善关断电容的射频开关电路第一实施例的等效电路图；图4为本专利技术一种改善关断电容的射频开关电路第二实施例的电路结构图；图5为本专利技术之改善关断电容的射频开关电路第二实施例的等效电路图；图6为现有技术与本专利技术的关断电容Coff和导通电阻Ron的比较示意图。具体实施方式以下通过特定的具体实例并结合附图说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其它优点与功效。本专利技术亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本专利技术的精神下进行各种修饰与变更。图2为本专利技术一种改善关断电容的射频开关电路第一实施例的电路结构图，图3为本专利技术之改善关断电容的射频开关电路第一实施例的等效电路图。如图2及图3所示，本专利技术一种改善关断电容的射频开关电路，包括:射频开关电路包括栅极电压控制模块10、开关模块20和体极电压控制模块30。其中，栅极电压控制模块10由第一公共偏置电阻Rgc组成，用于建立控制开关模块20导通或关断的栅极控制电压VG；开关模块20由多个级联的开关单元201、202、……、20n组成，每个开关单元20k由NMOS开关管Mk、体极偏置电阻Rbk、栅极偏置电阻Rgk、通路电阻Rdsk、漏极并联电容Cdpk、源极并联电容Cspk、组成(k＝1,2,……,n)，用于在栅极控制电压VG和体极控制电压VB的控制下将射频输入信号RFin连接或不连接至射频输出端RFout；体极电压控制模块30由第二公共偏置电阻Rbc组成，用于建立控制开关模块20导通或关断的体极控制电压VB。开关模块20的n个NMOS开关单元201、202、……、20n依次级联，即射频输入信号RFin连接至NMOS开关单元201的NMOS开关管M1的漏极，NMOS开关201的NMOS开关管M1的源极连接NMOS开关单元202的NMOS开关管M2的漏极，NMOS开关单元202的NMOS开关管M2的源极连接NMOS开关单元203的NMOS开关管M3的漏极，……，NMOS开关单元20(n-2)的NMOS开关管M(n-2)的源极连接NMOS开关单元20(n-1)的NMOS开关管M(n-1)的漏极，NMOS开关单元20(n-1)的NMOS开关管M(n-1)的源极连接NMOS开关单元20n的NMOS开关管Mn的漏极，NMOS开关20n的NMOS开关管Mn的源极为射频开关的输出RFout，漏极并联电容Cdpk的一端连接至NMOS开关管Mk的漏极(k＝1,2,……,n)，源极并联电容Cspk的一端连接至NMOS开关管Mk的源极(k＝1,2,……,n)，通路电阻Rdsk连接在NMOS开关管Mk的漏极和源极间(k＝1，2，……，n)，体极偏置电阻Rbk的一端连接至NMOS开关管Mk的衬端(k＝1，2，……，n)，体极偏置电阻Rbk(k＝1，2，……本文档来自技高网...

【技术保护点】
一种改善关断电容的射频开关电路，包括栅极电压控制模块、开关模块以及体极电压控制模块，其特征在于：所述开关模块包括多个级联的开关单元，各开关单元间均引入小电容至地通路。

【技术特征摘要】
1.一种改善关断电容的射频开关电路，包括栅极电压控制模块、开关模块以及体极电压控制模块，其特征在于：所述开关模块包括多个级联的开关单元，各开关单元间均引入小电容至地通路。2.如权利要求1所述的一种改善关断电容的射频开关电路，其特征在于：所述各开关单元的NMOS开关管的源极/漏极/栅极/衬底的至地电容为可选设计。3.如权利要求2所述的一种改善关断电容的射频开关电路，其特征在于：所述开关模块的每个开关单元的源漏极引入小电容并联至地通路。4.如权利要求3所述的一种改善关断电容的射频开关电路，其特征在于：每个开关单元包括NMOS开关管Mk、体极偏置电阻Rbk、栅极偏置电阻Rgk、通路电阻Rdsk、漏极并联电容Cdpk、源极并联电容Cspk，漏极并联电容Cdpk的一端连接至NMOS管Mk的漏极，另一端接地，源极并联电容Cspk的一端连接至NMOS管Mk的源极，另一端接地，通路电阻Rdsk连接在NMOS管Mk的漏极和源极间，体极偏置电阻Rbk的一端连接至NMOS管Mk的衬端，体极偏置电阻Rbk的另一端连接至所述体极电压控制模块，栅极偏置电阻Rgk的一端连接至NMOS开关管Mk的栅极，栅极偏置电阻Rgk的另一端连接至所述栅极电压控制模块。5.如权利要求3所述的一种改善关断电容的射频开关电路，其特征在于：所述开关模块的每个开关单元的栅极与衬底引入小电容并联至地通路。6.如权利要求5所述的一种改善关断电容的射频开关电路，其特征在于：每个开关单元包括NMOS开关管M...

【专利技术属性】
技术研发人员：戴若凡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31