显示面板及驱动方法技术

显示面板包含复数条闸极线以与门极驱动器。闸极驱动器包含复数个移位缓存单元。移位缓存单元每一者包含上拉电路、驱动电路以及下拉电路。上拉电路对移位缓存单元中第一节点进行充电。驱动电路耦接至第一节点，并根据第一节点的电压信号输出驱动脉冲信号至相应闸极线。下拉电路耦接至驱动电路，并根据第一节点的电压信号对闸极线之一个进行放电。移位缓存单元包含设置于第一侧的第一移位缓存单元，以及设置于第二侧的第二移位缓存单元。第一移位缓存单元中的下拉电路根据第一节点的电压信号对相应于第二移位缓存单元之闸极线进行放电。

Display panel and driving method

The display panel contains a plurality of gate lines for gate and gate drivers. The gate driver contains a plurality of shift cache units. The shift cache unit includes a pull-up circuit, a drive circuit, and a pull-down circuit. The pull-up circuit charges the first node in the shift cache unit. The drive circuit is coupled to the first node and outputs a drive pulse signal to the corresponding gate line according to the voltage signal of the first node. The pull-down circuit is coupled to the drive circuit and discharges one of the gate lines according to the voltage signal of the first node. The shift cache unit includes a first shift buffer unit disposed on the first side, and a second shift cache unit disposed on the second side. The pull-down circuit in the first shift buffer unit discharges the gate line corresponding to the second shift buffer unit according to the voltage signal of the first node.

【技术实现步骤摘要】
显示面板及驱动方法
本揭示内容是关于一种显示面板，且特别是关于一种数组基板行驱动架构的显示面板。
技术介绍
近来，各种液晶显示器的产品已经相当地普及。随着目前产品规格对分辨率以及尺寸的要求越来越高，边框要求越来越窄的情况下，习知的数组基板行驱动架构也面临窄边框下配线难度提高的问题，难以达到所需的规格。另一方面，习知上采用数组基板行驱动架构的显示面板，则受限于驱动线头尾两端信号差异，导致放电时间不一致，进而产生显示画面上亮暗线问题。因此，如何能改善显示面板之架构，降低驱动线头尾两端信号差异以解决亮暗线问题，实属当前重要研发课题之一，亦成为当前相关领域极需改进的目标。
技术实现思路
本揭示内容的一态样为一种显示面板。显示面板包含复数条闸极线以与门极驱动器。闸极驱动器包含复数个移位缓存单元。移位缓存单元每一者包含上拉电路、驱动电路以及第一下拉电路。上拉电路用以对移位缓存单元中第一节点进行充电。驱动电路电性耦接至第一节点，并用以根据第一节点的电压信号输出驱动脉冲信号至相应于移位缓存单元之闸极线。第一下拉电路于第一节点电性耦接至驱动电路，并用以根据第一节点的电压信号对该些闸极线之一者进行放电。该些移位缓存单元包含设置于显示面板的第一侧的第一移位缓存单元，以及设置于与第一侧相对的第二侧的第二移位缓存单元。第一移位缓存单元中的第一下拉电路根据第一节点的电压信号对相应于第二移位缓存单元之闸极线进行放电，其中同一条闸极线仅自该些移位缓存单元中一者接收该驱动脉冲信号进行驱动。本揭示内容的另一态样为一种用于显示面板的驱动方法。显示面板包含复数条闸极线、设置于第一侧的第一移位缓存单元，以及设置于相异于第一侧的第二侧的第二移位缓存单元。驱动方法包含：由第一移位缓存单元中的上拉电路对第一移位缓存单元中的第一节点进行充电；由第一移位缓存单元中的驱动电路根据第一节点的电压信号输出驱动脉冲信号至相应于第一移位缓存单元之闸极线；以及由第一移位缓存单元中的第一下拉电路根据第一节点的电压信号对相应于第二移位缓存单元之闸极线进行放电；其中该些闸极线每一者仅自该第一移位缓存单元或该第二移位缓存单元中之一者接收该驱动脉冲信号进行驱动。附图说明第1图为根据本揭示内容部分实施例所绘示的显示面板的示意图。第2图为根据本揭示内容部分实施例所绘示的移位缓存单元的示意图。第3图为根据本揭示内容部分实施例所绘示的移位缓存单元的具体电路图。第4图为根据本揭示内容部分实施例所绘示的电压波形图。第5图为根据本揭示内容其他部分实施例所绘示的移位缓存单元的具体电路图。第6图为根据本揭示内容部分实施例所绘示的显示面板的驱动方法的流程图。具体实施方式下文是举实施例配合所附图式作详细说明，以更好地理解本揭示内容的态样，但所提供之实施例并非用以限制本揭露所涵盖的范围，而结构操作之描述非用以限制其执行之顺序，任何由组件重新组合之结构，所产生具有均等功效的装置，皆为本揭露所涵盖的范围。此外，根据业界的标准及惯常做法，图式仅以辅助说明为目的，并未依照原尺寸作图，实际上各种特征的尺寸可任意地增加或减少以便于说明。下述说明中相同组件将以相同之符号标示来进行说明以便于理解。在全篇说明书与申请专利范围所使用之用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露之内容中与特殊内容中的平常意义。某些用以描述本揭露之用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露之描述上额外的引导。此外，在本文中所使用的用词『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指『包含但不限于』。此外，本文中所使用之『及/或』，包含相关列举项目中一或多个项目的任意一个以及其所有组合。于本文中，当一组件被称为『连接』或『耦接』时，可指『电性连接』或『电性耦接』。『连接』或『耦接』亦可用以表示二或多个组件间相互搭配操作或互动。此外，虽然本文中使用『第一』、『第二』、…等用语描述不同组件，该用语仅是用以区别以相同技术用语描述的组件或操作。除非上下文清楚指明，否则该用语并非特别指称或暗示次序或顺位，亦非用以限定本专利技术。请参考第1图。第1图为根据本揭示内容部分实施例所绘示的显示面板100的示意图。如第1图所示，在部分实施例中显示面板100采用单驱电路架构。显示面板100包含复数条闸极线G1～G10以与门极驱动器120。闸极驱动器120包含复数级的移位缓存单元SR1～SR10，分别用以驱动闸极线G1～G10所对应的像素。根据本实施例，移位缓存单元SR1～SR10中对应于奇数列闸极线G1、G3、G5、G7以及G9的奇数级移位缓存单元SR1、SR3、SR5、SR7以及SR9设置于显示面板100的第一侧；对应于偶数列闸极线G2、G4、G6、G8以及G10的偶数级移位缓存单元SR2、SR4、SR6、SR8以及SR10设置于与第一侧相对的第二侧。具体来说，在单驱电路架构的显示面板100中，奇数列闸极线G1、G3、G5、G7以及G9上的像素是分别由设置于第一侧的移位缓存单元SR1、SR3、SR5、SR7以及SR9驱动。相对地，偶数列闸极线G2、G4、G6、G8以及G10上的像素是分别由设置于第二侧的移位缓存单元SR2、SR4、SR6、SR8以及SR10驱动。换言之，同一条闸极线G1～G10仅自移位缓存单元SR1～SR10中一者接收驱动脉冲信号进行驱动，且同一列闸极在线的像素是自显示面板100的其中一侧，沿着单一方向进行驱动。在部分实施例中，当闸极驱动器120对闸极线G1～G10进行放电时，奇数级移位缓存单元SR1、SR3、SR5、SR7、SR9可分别对相应于偶数级移位缓存单元SR2、SR4、SR6、SR8、SR10之闸极线G2、G4、G6、G8、G10进行放电。相对地，偶数级移位缓存单元SR2、SR4、SR6、SR8、SR10可分别对相应于奇数级移位缓存单元SR1、SR3、SR5、SR7、SR9之闸极线G1、G3、G5、G7、G9进行放电。具体来说，移位缓存单元SR1～SR10可由其中的下拉电路230对闸极线G1～G10进行放电。以下段落将搭配图式对移位缓存单元SR1～SR10的具体电路结构及相关操作进行说明。请参考第2图。第2图为根据本揭示内容部分实施例所绘示的移位缓存单元200的示意图。在部分实施例中，移位缓存单元200可用以实现第1图中所绘示的各级移位缓存单元SR1～SR10之一。如第2图所示，在部分实施例中，移位缓存单元200包含上拉电路210、第一驱动电路220、下拉电路230、第二驱动电路240、控制信号产生电路250、第一放电电路260、第二放电电路270以及下拉电路280。在部分实施例中，上拉电路210电性连接移位缓存单元200中的节点NQ，用以对移位缓存单元200中节点NQ进行充电。具体来说，在部分实施例中，上拉电路210用以接收自其他级移位缓存单元200所对应的控制信号F(n-2)，并根据控制信号F(n-2)对节点NQ进行充电。举例来说，上拉电路210可根据前两级移位缓存单元200所对应的控制信号F(n-2)对节点NQ进行充电。此外，上拉电路210并不一定需要持续对移位缓存单元200中的节点NQ持续进行充电，只要在特定的时间区间内对结点NQ进行充电即可。本文档来自技高网...

【技术保护点】
一种显示面板，包含：复数条闸极线；以及一闸极驱动器，包含复数个移位缓存单元，该些移位缓存单元每一者包含：一上拉电路，用以对该移位缓存单元中一第一节点进行充电；一驱动电路，电性耦接至该第一节点，并用以根据该第一节点的电压信号输出一驱动脉冲信号至相应于该移位缓存单元之闸极线；以及一第一下拉电路，于该第一节点电性耦接至该驱动电路，并用以根据该第一节点的电压信号对该些闸极线之一者进行放电；其中该些移位缓存单元包含设置于该显示面板的一第一侧的一第一移位缓存单元，以及设置于与该第一侧相对的一第二侧的一第二移位缓存单元，该第一移位缓存单元中的该第一下拉电路根据该第一节点的电压信号对相应于该第二移位缓存单元之该闸极线进行放电，其中同一条闸极线仅自该些移位缓存单元中一者接收该驱动脉冲信号进行驱动。

【技术特征摘要】
2017.03.03 TW 1061070771.一种显示面板，包含：复数条闸极线；以及一闸极驱动器，包含复数个移位缓存单元，该些移位缓存单元每一者包含：一上拉电路，用以对该移位缓存单元中一第一节点进行充电；一驱动电路，电性耦接至该第一节点，并用以根据该第一节点的电压信号输出一驱动脉冲信号至相应于该移位缓存单元之闸极线；以及一第一下拉电路，于该第一节点电性耦接至该驱动电路，并用以根据该第一节点的电压信号对该些闸极线之一者进行放电；其中该些移位缓存单元包含设置于该显示面板的一第一侧的一第一移位缓存单元，以及设置于与该第一侧相对的一第二侧的一第二移位缓存单元，该第一移位缓存单元中的该第一下拉电路根据该第一节点的电压信号对相应于该第二移位缓存单元之该闸极线进行放电，其中同一条闸极线仅自该些移位缓存单元中一者接收该驱动脉冲信号进行驱动。2.如权利要求1所述的显示面板，其中该些移位缓存单元中对应于奇数列闸极线的复数个奇数级移位缓存单元设置于该第一侧，对应于偶数列闸极线的复数个偶数级移位缓存单元设置于该第二侧，该些奇数级移位缓存单元中的该些第一下拉电路对相应于该些偶数级移位缓存单元的该些偶数列闸极线进行放电，该些偶数级移位缓存单元中的该些第一下拉电路对相应于该些奇数级移位缓存单元的该些奇数列闸极线进行放电。3.如权利要求1所述的显示面板，其中当该移位缓存单元的该第一节点的电压信号处于一致能准位时，该第一下拉电路根据一第一频率信号对该些闸极线之一者进行放电。4.如权利要求3所述的显示面板，其中该第一下拉电路包含：一第一晶体管，包含：一第一端，用以接收该第一频率信号；一第二端；以及一控制端，电性耦接至该第一节点；以及一第二晶体管，包含：一第一端，电性耦接至该些闸极线之一者；一第二端；以及一控制端，电性耦接至该第一晶体管的该第二端。5.如权利要求4所述的显示面板，其中该第一下拉电路更包含：一第三晶体管，包含：一第一端，电性耦接至该第一晶体管的该第二端；一第二端；以及一控制端；用以接收一第二频率信号。6.如权利要求1所述的显示面板，其中该些移位缓存单元每一者进一步包含：一第二驱动电路，用以根据该第一节点的电压信号输出对应的一第一控制信号，该上拉电路根据前两级移位缓存单元所对应的该第一控制信号对该第一节点进行充电。7.如权利要求1所述的显示面板，其中该些移位缓存单元每一者进一步包含：一控制信号产生电路，用以根据该移位缓存单元的该第一节点的电压信号以及后两级移位缓存单元的该第一节点的电压信号输出一第二控制信号。8.如权利要求1所述的显示面板，其...

【专利技术属性】
技术研发人员：王浚泯，魏霖杰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾,71