一种串口信号分配器制造技术

本实用新型专利技术涉及一种串口信号分配器，由24V POWER IN端子排、24V POWER OUT端子排、DATA IN端子排、DATA OUT端子排、S1拨码开关以及十四个IC单元组成。本实用新型专利技术有益效果为：适合宽电压输入，隔离电压1500VDC并且具有短路保护功能，输出电压5V，最大输出电流可达600mA；采用型号为ADM2483的隔离型半双工RS‑485收发器，采用磁隔离技术，比传统的光耦隔离器件更有优势；可防止温度过高时芯片因电源的过度损耗而毁坏；具有失效保护功能，可在信号接入端的输入为开路、短路或空闲时使信号输出端逻辑电平变成高电平1并在满足现有多路信号分发的功能下，提供多路电源输出。

A serial port signal distributor

The utility model relates to a serial signal distributor, by 24V POWER IN 24V POWER terminal, OUT terminal, DATA terminal, DATA IN row OUT terminal, S1 switch and fourteen IC unit. The utility model has the advantages: suitable for wide input voltage, 1500VDC isolation voltage and short-circuit protection function, the output voltage is 5V, the maximum output current is up to 600mA; using the model for the isolated type half duplex RS ADM2483 485 transceiver, using magnetic isolation technology, than the traditional opto isolation devices have more advantages can be prevented when the temperature is too high; the chip due to excessive power loss and damage; failure protection function has, in the end of the input signal access for open circuit and short circuit or idle when the signal output end of the logic level becomes the high level in 1 and function to meet existing multi-channel signal distribution, providing multi-channel power output.

【技术实现步骤摘要】
一种串口信号分配器
本技术涉及数据通讯
，尤其涉及一种串口信号分配器。
技术介绍
串口信号分配器是一种分配器，可用来扩展串口数进行通讯口扩展从而简化系统。串口信号分配器广泛应用于各种通讯设备、中央控制系统中，如：大部分通讯设备只提供单一或者有限的信号输出接口，而与之相关的外围通讯设备却很多，这时候就需要用到串口分配器对单一信号进行多路分发。在应用于各种中小型多媒体会议室、中央控制系统中时，很多时候都需要使用一台计算机控制整个系统，在这类系统中，为了降低系统的建设成本，往往不是使用专用的控制主机，而是使用各种便携式计算机来进行控制；由于计算机的不确定性和系统的多样性，导致整个系统使用极为不便，串口分配器产品就是专为解决这类工程应用问题设计的产品，用户可使用该设备将一个RS232口扩展为4个或8个，非常适用于需要进行RS232通讯口扩展的工程应用系统。本案需要重点指出的是，现有的串口信号分配器存在着很多缺陷，首先，传统结构采用光耦隔离器件，效率较低；其次，在温度过高时芯片因电源的过度损耗而毁坏；此外，传统结构不具备失效保护功能，无法满足现有多路信号分发功能而提供多路电源输出。因此，针对以上方面，需要对现有技术进行合理的改进。
技术实现思路
针对以上缺陷，本技术提供一种适合宽电压输入、采用磁隔离技术、具有热关断功能、提供多路电源输出的串口信号分配器，以解决现有技术的诸多不足。为实现上述目的，本技术采用以下技术方案：一种串口信号分配器，由24VPOWERIN端子排、24VPOWEROUT端子排、DATAIN端子排、DATAOUT端子排、S1拨码开关以及十四个IC单元组成，所述24VPOWERIN端子排的1号端子通过F1自恢复保险丝RF72-110经过D1二极管与DC-DC1模块电源的1脚连接；24VPOWERIN端子排3号端子通过F2自恢复保险丝RF72-110经过D1二极管与DC-DC2模块电源1脚连接，24VPOWERIN端子排2、4号端子并联后直接与2个DC-DC模块的2号脚连接，C1电容并联在DC-DC1模块电源的1、2脚之间，DC-DC1模块电源的3、4端子并联C210uF电容、C3贴片电容104输出VCC1电源，DC-DC2模块电源的3、4端子并联C410uF电容、C5贴片电容104输出VCC2电源；所述24VPOWEROUT端子排的1、3、5、7、9、11、13、15、17、19、21、23号端子分别经过对应的F3-F14自恢复保险丝RF72-110与D1二极管的后端连接；24VPOWEROUT端子排的2、4、6、8、10、12、14、16、18、20、22、24端子并联后与24VPOWERIN端子排的2、4端子连接；所述DATAIN的1号端子经过R5贴片电阻200连接到IC1的13脚；DATAIN的2号端子经过R6贴片电阻200连接到IC1的12脚，IC1的12、13脚并联R7贴片电阻121，从IC1的3号脚取信号连接到S1拨码开关的1、2脚，通过S1的6、8脚输出到其他对应芯片；同时，DATAIN的3号端子经过R16贴片电阻200连接到IC10的13脚；DATAIN的4号端子经过R17贴片电阻200连接到IC10的12脚；IC10的12、13脚并联R18贴片电阻121，从IC10的3号脚取信号连接到S1拨码开关的3、4脚，通过S1的5、7脚输出到其他对应ADM2483芯片；所述IC1ADM2483芯片1、7脚并联接VCC1；2、4、5、6、8脚并联接负极；1、2脚之间并C6贴片电容104，16脚接VCC1，15、16脚之间并联C7贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC10ADM2483芯片1、7脚并联接VCC1，2、4、5、6、8脚并联接负极，1、2脚之间并C32贴片电容104，16脚接VCC1；15、16脚之间并联C33贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC2ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C16贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C17贴片电容104；12脚接DATAOUT端子排的1号端子；13脚接DATAOUT端子排的2号端子；12、13脚之间并联R8贴片电阻；所述IC3ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C18贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C19贴片电容104；12脚接DATAOUT端子排的3号端子；13脚接DATAOUT端子排的4号端子；12、13脚之间并联R9贴片电阻；所述IC4ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C20贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C21贴片电容104；12脚接DATAOUT端子排的5号端子；13脚接DATAOUT端子排的6号端子；12、13脚之间并联R10贴片电阻；所述IC5ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C22贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C23贴片电容104；12脚接DATAOUT端子排的7号端子；13脚接DATAOUT端子排的8号端子；12、13脚之间并联R11贴片电阻；所述IC6ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C24贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C25贴片电容104；12脚接DATAOUT端子排的9号端子；13脚接DATAOUT端子排的10号端子；12、13脚之间并联R12贴片电阻；所述IC7ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C26贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C27贴片电容104；12脚接DATAOUT端子排的11号端子；13脚接DATAOUT端子排的12号端子；12、13脚之间并联R13贴片电阻；所述IC8ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C28贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C29贴片电容104；12脚接DATAOUT端子排的13号端子；13脚接DATAOUT端子排的14号端子；12、13脚之间并联R14贴片电阻；所述IC9ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C30贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C本文档来自技高网...

【技术保护点】
一种串口信号分配器，其特征在于，由24V POWER IN端子排、24V POWER OUT端子排、DATA IN端子排、DATA OUT端子排、S1拨码开关以及十四个IC单元组成，所述24V POWER IN端子排的1号端子通过F1自恢复保险丝RF72‑110经过D1二极管与DC‑DC1模块电源的1脚连接；24V POWER IN端子排3号端子通过F2自恢复保险丝RF72‑110经过D1二极管与DC‑DC2模块电源1脚连接，24V POWER IN端子排2、4号端子并联后直接与2个DC‑DC模块的2号脚连接，C1电容并联在DC‑DC1模块电源的1、2脚之间，DC‑DC1模块电源的3、4端子并联C2 10uF电容、C3 贴片电容104输出VCC1电源，DC‑DC2模块电源的3、4端子并联C4 10uF电容、C5贴片电容104输出VCC2电源；所述24V POWER OUT端子排的1、3、5、7、9、11、13、15、17、19、21、23号端子分别经过对应的F3‑F14自恢复保险丝RF72‑110与D1二极管的后端连接；24V POWER OUT端子排的2、4、6、8、10、12、14、16、18、20、22、24端子并联后与24V POWER IN端子排的2、4端子连接；所述DATA IN的1号端子经过R5贴片电阻200连接到IC1的13脚；DATA IN的2号端子经过R6贴片电阻200连接到IC1的12脚，IC1的12、13脚并联R7贴片电阻121，从IC1的3号脚取信号连接到S1拨码开关的1、2脚，通过S1的6、8脚输出到其他对应芯片；同时，DATA IN的3号端子经过R16贴片电阻200连接到IC10的13脚；DATA IN的4号端子经过R17贴片电阻200连接到IC10的12脚；IC10的12、13脚并联R18贴片电阻121，从IC10的3号脚取信号连接到S1拨码开关的3、4脚，通过S1的5、7脚输出到其他对应ADM2483芯片；所述IC1 ADM2483芯片1、7脚并联接VCC1；2、4、5、6、8脚并联接负极；1、2脚之间并C6贴片电容104，16脚接VCC1，15、16脚之间并联C7贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC10 ADM2483芯片1、7脚并联接VCC1，2、4、5、6、8脚并联接负极，1、2脚之间并C32贴片电容104，16脚接VCC1；15、16脚之间并联C33贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC2 ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C16贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C17贴片电容104；12脚接DATA OUT端子排的1号端子；13脚接DATA OUT端子排的2号端子； 12、13脚之间并联R8贴片电阻；所述IC3 ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C18贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C19贴片电容104；12脚接DATA OUT端子排的3号端子；13脚接DATA OUT端子排的4号端子；12、13脚之间并联R9贴片电阻；所述IC4 ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C20贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C21贴片电容104；12脚接DATA OUT端子排的5号端子；13脚接DATA OUT端子排的6号端子；12、13脚之间并联R10贴片电阻；所述IC5 ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C22贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C23贴片电容104；12脚接DATA OUT端子排的7号端子；13脚接DATA OUT端子排的8号端子；12、13脚之间并联R11贴片电阻；所述IC6 ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C24贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C25贴片电容104；12脚接DATA OUT端子排的9号端子；13脚接DATA OUT端子排的10号端子；12、13脚之间并联R12贴片电阻；所述IC7 ADM2483芯片1、4、5、7脚并联接VCC1；2...

【技术特征摘要】
1.一种串口信号分配器，其特征在于，由24VPOWERIN端子排、24VPOWEROUT端子排、DATAIN端子排、DATAOUT端子排、S1拨码开关以及十四个IC单元组成，所述24VPOWERIN端子排的1号端子通过F1自恢复保险丝RF72-110经过D1二极管与DC-DC1模块电源的1脚连接；24VPOWERIN端子排3号端子通过F2自恢复保险丝RF72-110经过D1二极管与DC-DC2模块电源1脚连接，24VPOWERIN端子排2、4号端子并联后直接与2个DC-DC模块的2号脚连接，C1电容并联在DC-DC1模块电源的1、2脚之间，DC-DC1模块电源的3、4端子并联C210uF电容、C3贴片电容104输出VCC1电源，DC-DC2模块电源的3、4端子并联C410uF电容、C5贴片电容104输出VCC2电源；所述24VPOWEROUT端子排的1、3、5、7、9、11、13、15、17、19、21、23号端子分别经过对应的F3-F14自恢复保险丝RF72-110与D1二极管的后端连接；24VPOWEROUT端子排的2、4、6、8、10、12、14、16、18、20、22、24端子并联后与24VPOWERIN端子排的2、4端子连接；所述DATAIN的1号端子经过R5贴片电阻200连接到IC1的13脚；DATAIN的2号端子经过R6贴片电阻200连接到IC1的12脚，IC1的12、13脚并联R7贴片电阻121，从IC1的3号脚取信号连接到S1拨码开关的1、2脚，通过S1的6、8脚输出到其他对应芯片；同时，DATAIN的3号端子经过R16贴片电阻200连接到IC10的13脚；DATAIN的4号端子经过R17贴片电阻200连接到IC10的12脚；IC10的12、13脚并联R18贴片电阻121，从IC10的3号脚取信号连接到S1拨码开关的3、4脚，通过S1的5、7脚输出到其他对应ADM2483芯片；所述IC1ADM2483芯片1、7脚并联接VCC1；2、4、5、6、8脚并联接负极；1、2脚之间并C6贴片电容104，16脚接VCC1，15、16脚之间并联C7贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC10ADM2483芯片1、7脚并联接VCC1，2、4、5、6、8脚并联接负极，1、2脚之间并C32贴片电容104，16脚接VCC1；15、16脚之间并联C33贴片电容104，9、15脚并联接地，12、13脚取串口信号输入，3号脚输出串口信号；所述IC2ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C16贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C17贴片电容104；12脚接DATAOUT端子排的1号端子；13脚接DATAOUT端子排的2号端子；12、13脚之间并联R8贴片电阻；所述IC3ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C18贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C19贴片电容104；12脚接DATAOUT端子排的3号端子；13脚接DATAOUT端子排的4号端子；12、13脚之间并联R9贴片电阻；所述IC4ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C20贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C21贴片电容104；12脚接DATAOUT端子排的5号端子；13脚接DATAOUT端子排的6号端子；12、13脚之间并联R10贴片电阻；所述IC5ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C22贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并联C23贴片电容104；12脚接DATAOUT端子排的7号端子；13脚接DATAOUT端子排的8号端子；12、13脚之间并联R11贴片电阻；所述IC6ADM2483芯片1、4、5、7脚并联接VCC1；2、3、8脚并联接负极；1、2脚之间并C24贴片电容104；6脚连S1拨码开关的6和8脚；16脚接VCC1；9、15脚并联接负极；15、16脚之间并...

【专利技术属性】
技术研发人员：王雪阳，
申请(专利权)人：上海宜通船舶设备有限公司，
类型：新型
国别省市：上海,31