一种NAND Flash控制器的控制方法和装置制造方法及图纸

本发明专利技术公开了一种NAND Flash控制器的控制方法和装置，在定义层按照NAND Flash操作时序接口定义一系列寄存器组，解析层按照定义的寄存器组进行译码，物理实现层按照定义层所定义的寄存器组，完成操作NAND Flash颗粒的具体时序的实现，驱动NAND Flash存储器接口，从而实现NAND Flash颗粒读取、编程、擦除操作。本发明专利技术能够满足现有的各种厂商的各种类型的NAND Flash接口颗粒时序，完成存储器地正确编程、读取、擦除操作，由于定义层可灵活定义一系列寄存器组合，将定义层定义的寄存器进行组合，产生不同类型颗粒不同操作的时序，而无需添加更多的硬件电路，因此，能灵活地适应未来NAND Flash颗粒发展出现的新的时序特征。

Method and device for controlling NAND Flash controller

The invention discloses a method and a device for controlling NAND Flash controller, according to the NAND Flash layer in the definition of operation timing interface defines a set of registers, register in accordance with the analytical layer group definition decoding, physical implementation layer according to the register set defined layer, realize the specific timing of operation of NAND Flash particles the driver NAND Flash memory interface, so as to realize the NAND Flash particle reading, programming and erasing operation. The invention can meet various manufacturers of the existing various types of NAND particles Flash interface timing, completing the memory read, correct programming and erase operation, because the definition layer can flexibly define a series of registers, will define the definition of the register are combined to produce different types of particles of different timing of operation, without the need to add the hardware circuit, more so, can flexibly adapt to the new features of NAND Flash particles timing of future development.

【技术实现步骤摘要】
一种NANDFlash控制器的控制方法和装置
本专利技术涉及NANDFlash控制器领域，特别涉及一种NANDFlash控制器的控制方法和装置。
技术介绍
随着电子信息社会的飞速发展，数据存储需求量呈现出爆炸式的增长，非易失性存储器NANDFlash闪存具有高容量、高密度、高性能等特点，因此应用愈来愈广泛。要完成对NANDFlash闪存颗粒的正确读、写、擦除操作，需要硬件控制器按照时序接口和操作命令对存储器进行操作。不同NANDFlash颗粒厂商的接口不同，为了统一NANDFlash接口，国际上将其统一为两种类型的接口，一种为ONFI接口，另一种为Toggle接口。每种接口类型又有ONFI2.x和ONFI3.x以及ONFI4.x，Toggle1.0、Toggle2.0不同版本。对这些不同版本接口类型的NAND颗粒都能完成读取、编程、擦除等操作，NANDFlash控制器需要包含所有接口时序控制，才能保证访问不同厂商不同版本接口类型的NAND存储器颗粒。由于对NANDFlash颗粒的操作包括编程、读取、擦除操作，且不同接口协议下操作时序不同。因此对NANDFlash的控制需要包含所有各种类型的编程、读取、擦除时序，且在不同的NANDFlash颗粒厂商(镁光、三星、东芝、海力士...)之间，对于相同的访问操作也会有不同的访问流程。NANDFlash需要完全覆盖所有的不同类型颗粒的读、写、擦除操作及不同操作时序不同的产生，所以还需要添加许多额外的逻辑控制电路完成。如图3所示，不同的接口且每种接口对应的编程、读取、擦除操作时序不同，都需要在控制器中增加控制电路完成相应地时序控制。为了满足上述所述的各种接口类型的不同NANDFlash颗粒操作，且需要满足不同颗粒厂商的不同接口操作。按照现有的技术，根据不同的操作时序需要增加控制逻辑电路，且不同厂商不同类型的控制又需要增加额外的硬件逻辑电路，则导致硬件电路非常复杂，且随着NANDFlash颗粒时序的更新，控制器就需要重新定义逻辑电路满足更新的颗粒时序，硬件成本非常高且可移植性非常差。随着NANDFlash颗粒的不断发展及功能时序的不断增加，使得这类控制器对硬件电路的复杂度越来越高，逻辑开销也很大，不利于维护与移植。这些缺点大大增加了NANDFlash控制器芯片产品的研发时间和成本。
技术实现思路
本专利技术所要解决的技术问题是提供一种NANDFlash控制器的控制方法和装置，使得NANDFlash控制器能够满足现有的各种厂商的各种类型的NANDFlash接口颗粒，并完成不同接口类型(异步、ONFI或者Toggle)NANDFlash存储器颗粒地正确读取、编程、擦除操作，也能灵活地适应未来NANDFlash颗粒发展出现的新的时序特征。为解决上述技术问题，本专利技术采用的技术方案是：一种NANDFlash控制器的控制方法，包括以下步骤：步骤1：定义一系列功能寄存器组，用于操作NANDFlash颗粒接口；所述寄存器组包括通过ARMCPU定义NANDFlash控制器中操作NANDFlash颗粒的具体时序接口；步骤2：解析步骤1中的寄存器组，得到相应操作执行指令、访问NANDFlash颗粒操作时序控制；步骤3：将解析后的执行指令送至物理实现层，物理实现层实施具体的执行指令，包括组合不同类型接口的不同操作的时序组，执行所述步骤2中的执行指令，驱动NANDflash接口，控制NANDFlash颗粒。进一步的，所述寄存器组还包括：选择NANDFlash访问接口是异步、ONFI还是Toggle类型，以及不同类型的不同版本的选择；定义NANDFlash控制器中ECC模块对NANDFlash闪存颗粒操作时纠错能力的配置；定义编程数据寄存器接口，用于提供NANDFlash控制器向NANDFlash颗粒所要编程的数据；定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，包括CE使能哪一颗NANDFlash存储颗粒定义、CLE访问命令定义、ALE访问NANDFlash颗粒地址定义、WE写颗粒时序定义、RE读颗粒时序定义以及ONFI和Toggle类型驱动数据读写采样的DQS信号定义。一种NANDFlash控制器的控制装置，包括依次相连的定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块，所有模块均采用全数字逻辑电路实现；所述定义层模块：用于定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，配置NANDFlash接口寄存器、ECC纠错能力寄存器、通道数寄存器、等待时间寄存器、编程数据寄存器、CE寄存器、CLE寄存器、ALE寄存器、WE寄存器、RE寄存器、CLK寄存器、DQS寄存器；所述解析层模块：用于解析定义层模块定义的一系列NANDFlash控制器寄存器组，将解析后的指令传送至物理实现层模块；所述解析层模块由命令译码器电路完成对不同的定义寄存器信号解析操作；所述物理实现层模块：用于实现译码出来的具体寄存器指令，并根据配置的寄存器接口实现访问NANDFlash颗粒的具体时序，传送至NANDFlash接口模块；所述NANDFlash接口模块：用于将组合好后访问颗粒时序提供至NANDFlash存储器，按照标准的操作时序驱动NANDFlash颗粒，完成NANDFlash存储器的读取，编程，擦除操作。进一步的，所述物理实现层模块包括ECC编解码驱动电路、控制状态机电路、底层接口时序实现电路；所述ECC编解码驱动电路，用于接收解析层命令译码器电路对定义的ECC纠错能力寄存器，根据配置纠错能力值，ECC编解码驱动电路根据不同的纠错能力值，调整校验码长度提供至LDPC编解码模块；所述控制状态机电路，用于根据解析寄存器组合的一系列指令，不同的操作指令分别传送给控制状态机电路，一系列不同时序控制信号由控制状态机电路的不同子状态机控制实现，完成不同时序功能的状态控制。所述底层接口时序实现电路，从顶层控制产生时序的各个子状态机，将各个子状态机产生的时序信号按照NANDFlash接口时序进行组合，完成访问NANDFlash颗粒的所有时序产生。与现有技术相比，本专利技术的有益技术效果是：满足目前市场上所有厂商及类型的NANDFlash颗粒操作时序，具体地，采用定义的NANDFlash控制器能够采用ARMCPU对不同接口不同类型的颗粒时序进行配置，大大缩减了硬件逻辑电路开销，且能够适应各种厂商颗粒各种接口时序而不用每次增加逻辑硬件电路，具备很强的灵活性和可移植性。附图说明图1是本专利技术硬件电路框图。图2是NANDFlash接口图。图3是NANDFlash控制器控制颗粒方案。图4是ARMCPU定义的多通道NANDFlash控制器框图。图5是命令锁存时序。图6是地址锁存时序。图7是异步写数据至NANDFlash时序。图8是ONFI2.0从NANDFlash读数据时序。图9是Toggle2.0接口类型从NANDFlash颗粒读数据时序。图10是Toggle2.0接口类型写数据至NANDFlash时序。图11是本专利技术实施的NANDFlash控制器编程操作流程图。图12是本专利技术实施的NANDFlash控制器读取操作流程图。图13是本专利技术实施的NANDFlash控制器擦除操作流程图。图14是本文档来自技高网...

【技术保护点】
一种NAND Flash控制器的控制方法，其特征在于，包括以下步骤：步骤1：定义一系列功能寄存器组，用于操作NAND Flash颗粒接口；所述寄存器组包括通过ARM CPU定义NAND Flash控制器中操作NAND Flash颗粒的时序接口；步骤2：解析步骤1中的寄存器组，得到相应执行指令；步骤3：将解析后的执行指令送至物理实现层，物理实现层实施具体的执行指令，执行所述步骤2中的执行指令，驱动NAND flash接口，按照操作时序控制NAND Flash颗粒。

【技术特征摘要】
1.一种NANDFlash控制器的控制方法，其特征在于，包括以下步骤：步骤1：定义一系列功能寄存器组，用于操作NANDFlash颗粒接口；所述寄存器组包括通过ARMCPU定义NANDFlash控制器中操作NANDFlash颗粒的时序接口；步骤2：解析步骤1中的寄存器组，得到相应执行指令；步骤3：将解析后的执行指令送至物理实现层，物理实现层实施具体的执行指令，执行所述步骤2中的执行指令，驱动NANDflash接口，按照操作时序控制NANDFlash颗粒。2.如权利要求1所述的一种NANDFlash控制器的控制方法，其特征在于，所述寄存器组还包括：选择NANDFlash访问接口是异步、ONFI还是Toggle类型，以及不同类型的不同版本的选择；定义NANDFlash控制器中ECC模块对NANDFlash闪存颗粒操作时纠错能力的配置；定义编程数据寄存器接口，用于提供NANDFlash控制器向NANDFlash颗粒所要编程的数据；定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，包括CE使能哪一颗NANDFlash存储颗粒定义、CLE访问命令定义、ALE访问NANDFlash颗粒地址定义、WE、RE读写控制寄存器定义以及ONFI和Toggle类型下驱动数据读写采样的DQS信号定义。3.一种NANDFlash控制器的控制装置，其特征在于，包括依次相连的定义层模块、解析层模块、物理实现层模块、NANDFlash接口模块，所有模块均采用全数字逻辑电路实现；所述定义层模块：用于定义NANDFlash控制器操作NANDFlash颗粒的具体时序指令，配置NANDFlash接口寄存器、ECC...

【专利技术属性】
技术研发人员：杨燕，李英祥，余乐韬，
申请(专利权)人：成都信息工程大学，
类型：发明
国别省市：四川,51