一种信号源外部调频电路及方法技术

本发明专利技术提出了一种信号源外部调频电路，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，第二路通过小数环调频AC通路加载在VCO上，第三路通过YO环调频AC通路进入YTO，三路信号同时作用，小数环采用小带宽，整机YO环采用大带宽。本发明专利技术通过改善小数环调频直流通路信号，来改善小数环调频直流部分失真；通过合理的带宽设计，使在DC～10MHz调制率下，不用切换带宽就能满足3dB频响指标；通过YO环采用分频模式，使输出信号噪声大幅度改善，调频小频偏时候失真明显改善。

【技术实现步骤摘要】
一种信号源外部调频电路及方法
本专利技术涉及测试
，特别涉及一种信号源外部调频电路，还涉及一种信号源外部调频方法。
技术介绍
随着科技对锁相环单边带相位噪声指标的提升，锁相环输出频率在不断提升，传统外部调频电路使得整机输出调频信号在小频偏下失真不断恶化，已经不能满足科研的需要。传统信号源分为小数环、本振环和YO环路，其中调频又分为小数环直流部分，小数环交流部分和YO环部分。传统的信号源外部调频电路如图1所示，从图1可知调频信号进入后分为三个通路，分别为：进入FPGA的小数环调频DC通路，进入VCO的小数环调频AC通路和进入YTO的YO环调频AC通路。整机外部调频分为两步，当选择整机小带宽时，调制信号经过小数环调频DC通路，AD对调制信号进行采样加载到分频比上，小数环调频AC通路和YO环调频AC通路断开。小带宽时，VCO输出调频信号经过混频器1去鉴相，最后从YTO输出调制信号；当整机选择大带宽时小数环调频AC通路和YO环调频AC通路起作用。当大带宽时，一路调制信号通过小数环调频AC通路加载到VCO上，经过混频器1去鉴相，另一路通过YO环调频AC通路加载到YTO上，最后从YTO输出。整机小带宽时，小数环采用大于100kHz的环路带宽，整机采用300kHz的环路带宽。整机大带宽时，小数环采用5kHz的环路带宽，整机YO环采用70kHz环路带宽。上述外部调频电路在测试外部调频信号，调制率在DC～10MHz时，需要切换带宽，对整机功能严重限制；而且，上述VCO输出信号采用混频器1进行混频的方式，使得YTO输出信号的噪声由VCO输出信号决定，整机噪声较差，特别是在调频小频偏时，整机失真很大。
技术实现思路
为解决上述现有技术中的不足，本专利技术提出一种信号源外部调频电路及方法。本专利技术的技术方案是这样实现的：一种信号源外部调频电路，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，其中，外部调制信号经过低通滤波器进入AD芯片，AD芯片对调制信号进行采样转换成数字信号，在FPGA内部将数字信号直接加载在锁相环的分频比上，通过改变锁相环的分频比来实现调频；第二路通过小数环调频AC通路加载在所述锁相环的VCO上，其中，外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小；第三路通过YO环调频AC通路进入YTO，其中，外部调制信号通过第二衰减网络来改变频偏大小；三路信号同时作用，小数环采用小带宽，整机YO环采用大带宽。可选地，当整机频偏在1～16MHz时，采用混频通路，所述VCO输出调制信号进入第一混频器，然后到第二鉴相器，分频通路断开；当整机调频频偏小于1MHz时，整机采用分频模式，所述VCO输出调制信号进入分频通路，FPGA输出控制信号对分频通路进行控制，选择16分频的方式实现整机小于1MHz频偏的调频。可选地，所述锁相环包括第一鉴相器、第一积分器、VCO和分频器，分频器的输出信号一路与第一参考时钟在第一鉴相器进行鉴相，另一路作为分频时钟发送给FPGA，小数环调频DC通路将分频器输出的分频时钟直接通过FPGA进行同步作为AD芯片的采样时钟。可选地，所述小数环调频DC通路，滤波器采用100kHz低通滤波器。本专利技术还提出了一种信号源外部调频方法，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，其中，外部调制信号经过低通滤波器进入AD芯片，AD芯片对调制信号进行采样转换成数字信号，在FPGA内部将数字信号直接加载在锁相环的分频比上，通过改变锁相环的分频比来实现调频；第二路通过小数环调频AC通路加载在所述锁相环的VCO上，其中，外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小；第三路通过YO环调频AC通路进入YTO，其中，外部调制信号通过第二衰减网络来改变频偏大小；三路信号同时作用，小数环采用小带宽，整机YO环采用大带宽。可选地，当整机频偏在1～16MHz时，采用混频通路，VCO输出调制信号进入第一混频器，然后到第二鉴相器，分频通路断开；当整机调频频偏小于1MHz时，整机采用分频模式，VCO输出调制信号进入分频通路，FPGA输出控制信号对分频通路进行控制，选择16分频的方式实现整机小于1MHz频偏的调频。可选地，所述锁相环包括第一鉴相器、第一积分器、VCO和分频器，分频器的输出信号一路与第一参考时钟在第一鉴相器进行鉴相，另一路作为分频时钟发送给FPGA，小数环调频DC通路将分频器输出的分频时钟直接通过FPGA进行同步作为AD芯片的采样时钟。可选地，所述小数环调频DC通路，滤波器采用100kHz低通滤波器。本专利技术的有益效果是：(1)调制率在DC～10MHz时，不需要切换带宽的情况下，满足频响和失真的要求；(2)在外部调频模式下，小频偏调频失真改善明显。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有的信号源外部调频电路原理图；图2为本专利技术的信号源外部调频电路原理图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。现有的信号源外部调频电路由于技术的限制，整机调频调制率在DC～10MHz时候，需要分两路带宽，100kHz带宽和10MHz带宽，这样设计是为了使调频频响达到最优化。但是在外部调频的时候需要用户根据当前调制信号的频率来选择带宽，非常不便。传统信号源小数环工作频率低，小数环相噪好，整机调频对小数环信号进行混频的时候噪底恶化有限，当小数环工作频率很高后，整机采用对小数环信号混频的方式显然使得信号噪声很差，在调频小频偏下失真很大，解调信号明显抖动。如图2所示，本专利技术的信号源外部调频电路增加了小数环调频DC通路上的滤波网络，增加了VCO输出后面的分频通路，有2分频、16分频(整机点频通路，没有增加电路复杂性)。本专利技术通过设计小数环环路带宽和YO环环路带宽使得整机外部调频不用进行带宽切换。本专利技术的信号源外部调频电路，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，其中，外部调制信号经过低通滤波器进入AD芯片，AD芯片对调制信号进行采样转换成数字信号，在FPGA内部将数字信号直接加载在锁相环的分频比上，通过改变锁相环的分频比来实现调频；第二路通过小数环调频AC通路加载在锁相环的VCO上，其中，外部调制信号通过通路上的第一衰减网络1来改变输出调频信号的频偏大小；第三路通过YO环调频AC通路进入YTO，其中，外部调制信号通过第二衰减网络2来改变频偏大小，三路信号同时作用。如图2所示，锁相环包括鉴相器1、积分器1、VCO和分频器，分频器的输出信号一路与参考时钟1在鉴相器1进行鉴相，另一路作为分频时钟发送给FPGA。在小数环调频DC通路，滤波器采用100kHz低通滤波器，外部调频时，调本文档来自技高网...

【技术保护点】
一种信号源外部调频电路，其特征在于，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，其中，外部调制信号经过低通滤波器进入AD芯片，AD芯片对调制信号进行采样转换成数字信号，在FPGA内部将数字信号直接加载在锁相环的分频比上，通过改变锁相环的分频比来实现调频；第二路通过小数环调频AC通路加载在所述锁相环的VCO上，其中，外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小；第三路通过YO环调频AC通路进入YTO，其中，外部调制信号通过第二衰减网络来改变频偏大小；三路信号同时作用，小数环采用小带宽，整机YO环采用大带宽。

【技术特征摘要】
1.一种信号源外部调频电路，其特征在于，当整机调频时，外部调频信号分三路：第一路通过小数环调频DC通路进入FPGA，其中，外部调制信号经过低通滤波器进入AD芯片，AD芯片对调制信号进行采样转换成数字信号，在FPGA内部将数字信号直接加载在锁相环的分频比上，通过改变锁相环的分频比来实现调频；第二路通过小数环调频AC通路加载在所述锁相环的VCO上，其中，外部调制信号通过通路上的第一衰减网络来改变输出调频信号的频偏大小；第三路通过YO环调频AC通路进入YTO，其中，外部调制信号通过第二衰减网络来改变频偏大小；三路信号同时作用，小数环采用小带宽，整机YO环采用大带宽。2.如权利要求1所述的一种信号源外部调频电路，其特征在于，当整机频偏在1～16MHz时，采用混频通路，所述VCO输出调制信号进入第一混频器，然后到第二鉴相器，分频通路断开；当整机调频频偏小于1MHz时，整机采用分频模式，所述VCO输出调制信号进入分频通路，FPGA输出控制信号对分频通路进行控制，选择16分频的方式实现整机小于1MHz频偏的调频。3.如权利要求1所述的一种信号源外部调频电路，其特征在于，所述锁相环包括第一鉴相器、第一积分器、VCO和分频器，分频器的输出信号一路与第一参考时钟在第一鉴相器进行鉴相，另一路作为分频时钟发送给FPGA，小数环调频DC通路将分频器输出的分频时钟直接通过FPGA进行同步作为AD芯片的采样时钟。4.如权利要求1所述的一种信号源外部调频电路，其特征在于，所述小数环调频DC通路，滤波器采用100kHz低通滤波...

【专利技术属性】
技术研发人员：郑贤，范吉伟，何攀峰，王令，高训兵，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东,37