一种嵌入式系统中时钟信号的冗余控制方法技术方案

本发明专利技术涉及一种嵌入式系统的启动控制方法，由微处理器101、外部晶振信号源102、非易失性存储器103和看门狗电路104组成，微处理器101内部设置有一个内部信号源105。微处理器启动过程时，首先驱动与非易失性存储器的接口电路，读取【上一次启动状态】数据，如果【上一次启动状态】数据为正常，就暂把【上一次启动状态】修改为异常，设定本次启动的信号源由外部晶振信号源驱动，否则设定由内部信号源驱动；本次启动正常后把【上一次启动状态】写入为正常。本发明专利技术优先选择外部晶振作为信号源，如果外部晶振失效，会重新启动切换由内部信号源驱动，从而实现时钟信号的双路热备份，提高嵌入式终端的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种嵌入式系统的启动控制方法，尤其涉及一种嵌入式系统中时钟信号的冗余控制方法。
技术介绍
冗余设计，指在一个系统中增加功能相同的设备，重复配置，各个组成部份同时工作，互为热备份；冗余的目的是提高系统的可靠性。对冗余设计的最基本要求是：在主节点发生故障时，备用节点自动接管主节点，完成所有的功能及提供所有的服务；对冗余设计的更进一步要求是：在主备节点切换的过程中，不允许有信息丢失，切换过程中发生的任何事件都不允许丢失。时钟，是数字系统中最基础的信号，是各种IC器件的“心跳”音，是各种电子信息产品最重要的、必须的组成部份，直接决定了电子产品的工作状态。因石英晶体振荡器具有品质因数高、振荡频率准确、波形稳定等优点，由石英晶体振荡器和旁路电容组成的皮尔斯晶振电路已成为最经典的时钟信号应用电路。本领域技术人员在设计嵌入式系统电路时，往往会首选外置的皮尔斯晶振电路作为处理器的时钟信号源。为方便技术人员设计应用，越来越多的厂商把一些常见的功能电路单元集成在微处理器中，如看门狗、AD、EPROM或FLASH等，甚至时钟信号源。CN102981995A公开了一种USB设备接口的内建晶振电路，具有低成本、高性能和抗环境干扰等特点；CN102638247B公开了一种无晶振CMOS时钟产生方法及电路，有利于提高系统的集成度以及稳定性，降低成本和功耗等。在围绕嵌入式微处理器的应用设计中，即便芯片内部集成了时钟信号源，由于皮尔斯晶振电路的优点，本领域技术人员也会习惯性地选择其作为微处理器首选的时钟信号源方案。目前应用最广泛的是石英晶振，它主要由石英晶片、银膜层电极、引线、支架和外壳等组成，现有研究表明：引起石英晶振工作失效的主要模式有开路、短路等，诱发因素有支架脱落、脱锡、外壳封装系统机械损失等，从而导致嵌入式系统的失效；为此，CN103399808A就公开了一种在飞控计算机内实现晶振双冗余的方法，实现双晶振间的互检测，在任意一路晶振停振时，由另一晶振提供时钟信号，提高飞控计算机时钟使用的可靠性。因此，针对一些内部已集成时钟信号源的微处理器，但在具体应用设计时仍然采用外置石英晶振作为时钟信号源的应用系统，如何在石英晶振失效时，转而由内部时钟作为信号源，无疑可以实现时钟信号的冗余，提高整机系统的可靠性。
技术实现思路
本专利技术的目的是提供一种嵌入式系统中时钟信号的控制方法，在已有设计基础上，无需增加额外电路，就可实现嵌入式微处理器时钟信号的冗余，优先由片外晶振作为信号源，在片外晶振失效后，控制启动由内部时钟作为信号源。本专利技术提供的一种嵌入式系统中时钟信号的冗余控制方法，由微处理器101、外部晶振信号源102、非易失性存储器103和看门狗电路104组成，其中，微处理器101分别和外部晶振信号源102、非易失性存储器103、看门狗电路104相连；微处理器101内部设置有一个内部信号源105，为RC电路。本专利技术所述的嵌入式系统中时钟信号的冗余控制方法，非易失性存储器103是片外独立IC，或是集成在微处理器内部的功能单元，在103中有一个指定地址上一次启动状态，保存本系统上一次启动时状态；只要系统能正常启动，则上一次启动状态保存为正常。本专利技术所述的嵌入式系统中时钟信号的冗余控制方法，微处理器启动过程时，首先驱动与非易失性存储器103的接口电路，读取上一次启动状态数据以获取上一次启动的状态，从而决定本次启动的时钟信号来源。本专利技术所述的嵌入式系统中时钟信号的冗余控制方法，微处理器启动过程中，如果读取的上一次启动状态数据为正常，就暂把上一次启动状态修改为异常，设定本次启动的信号由外部晶振信号源驱动；在本次启动正常结束后把上一次启动状态修改写入为正常。本专利技术所述的嵌入式系统中时钟信号的冗余控制方法，微处理器启动过程中，如果读取的上一次启动状态数据为异常，设定本次启动的信号由内部信号源驱动，在本次启动正常结束后把上一次启动状态写入为正常。具体步骤如下：步骤201：终端启动开始，执行步骤202；步骤202：首先驱动嵌入式处理与非易失性存储器的接口，然后读取其中指定地址上一次启动状态的数据，执行步骤203；步骤203：上一次启动状态是否为正常，为正常则执行步骤205，如不正常则执行步骤204；步骤204：设置信号源来自内部信号源，由内部信号源驱动，然后执行步骤206；步骤205：将异常写入上一次启动状态，设置信号源来自片外晶振，由片外晶振驱动，然后执行步骤206；步骤206：将正常写入上一次启动状态，然后执行步骤207；步骤207：方法结束。采用本专利技术的有益效果是：微处理器启动过程中，优先选择外部晶振作为信号源，如果外部晶振失效，会被看门狗复位重启并切换由内部信号源作为信号源，从而实现时钟信号的双路备份，提高嵌入式终端的可靠性。本专利技术的特征及优点将通过实施例并结合附图进行详细说明。附图说明图1是本专利技术的应用架构图。图2是本专利技术具体实施方法的流程图。具体实施方式图1中，101是微处理器，102是外部晶振信号源，103是非易失性存储器，104是看门狗电路，105是101微处理器的内部信号源，103是外部独立IC，或是集成在101微处理器内部的功能单元。为了更详细的描述本专利技术，下面结合图2作进一步说明。步骤201：终端启动开始，执行步骤202；步骤202：首先驱动嵌入式处理与非易失性存储器的接口，然后读取其中指定地址上一次启动状态的数据，执行步骤203；步骤203：上一次启动状态是否为正常，为正常则执行步骤205，如不正常则执行步骤204；步骤204：设置信号源来自内部信号源，由内部信号源驱动，然后执行步骤206；步骤205：将异常写入上一次启动状态，设置信号源来自片外晶振，由片外晶振驱动，然后执行步骤206；步骤206：将正常写入上一次启动状态，然后执行步骤207；步骤207：方法结束。虽然以上描述了本专利技术的具体实施方式，但是熟悉本
的技术人员应该理解，我们所描述的具体实施例只是说明性的，而不是用于对本专利技术范围的限定，任何受本发明技术路线启发所作的等效修饰以及变化，都应当涵盖在本专利技术权利要求所保护的范围内。本文档来自技高网...

【技术保护点】
一种嵌入式系统中时钟信号的冗余控制方法，由微处理器101、外部晶振信号源102、非易失性存储器103和看门狗电路104组成，微处理器101分别和外部晶振信号源102、非易失性存储器103、看门狗电路104相连，微处理器101内部设置有一个内部信号源105，其特征在于：非易失性存储器103有一个指定地址上一次启动状态；微处理器启动过程时，微处理器首先驱动与非易失性存储器的接口电路，读取上一次启动状态数据；如果微处理器读取的上一次启动状态数据为正常，就暂把上一次启动状态修改为异常，设定本次启动的信号源由外部晶振信号源驱动，微处理器正常启动后，则再把上一次启动状态修改写入为正常，否则上一次启动状态数据为异常。

【技术特征摘要】
1.一种嵌入式系统中时钟信号的冗余控制方法，由微处理器101、外部晶振信号源102、
非易失性存储器103和看门狗电路104组成，微处理器101分别和外部晶振信号源102、非易
失性存储器103、看门狗电路104相连，微处理器101内部设置有一个内部信号源105，其特征
在于：非易失性存储器103有一个指定地址上一次启动状态；微处理器启动过程时，微处理
器首先驱动与非易失性存储器的接口电路，读取上一次启动状态数据；如果微处理器读取
的上一次启动状态数据为正常，就暂把上一次启动状态修改为异常，设定本次启动的信号
源由外部晶振信号源驱动，微处理器正常启动后，则再把上一次启动状态修改写入为正常，
否则上一次启动状态数据为异常。
2.根据权利要求1所述的一种嵌入式系统中时钟信号的冗余控制方法，其特征在于所
述的非易失性存储器103，是片外独立IC，或是集...

【专利技术属性】
技术研发人员：吴允平，李汪彪，苏伟达，王廷银，蔡声镇，
申请(专利权)人：福建师范大学，
类型：发明
国别省市：福建;35