具有控制信号序列生成的图像传感器制造技术

本发明专利技术涉及图像传感器，更精确地，涉及准备像素和读出电路的控制信号。产生所述信号的排序电路包括：可编程存储器(MEM)，其包括二进制字(M0、M1、M2等等)，其中每个字包括一组从1到N排列的多个位，并且其中在字中排列i的位对应于排列i的相应控制信号；存储器控制器(CTRL_MEM)，其用于从存储器中并且以预先确定的速度提取位于存储器中从开始地址至到达地址的连续地址处的字；以及电路(GEN_TIMING)，其用于生成控制信号，其根据通过控制器从存储器中提取的相应排列I的一系列位来建立排列i的每个控制信号，所述控制信号以时钟的速度复制从排列i的位取得的连续值。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及图像传感器，更具体而言，涉及有源像素矩阵传感器。
技术介绍
图像传感器通常包括像素的行和列的矩阵，以及多个控制晶体管或者具有不同功能的门，所述功能例如以读出由该像素产生的信号为目的来选择像素，在每个积分期间重置电荷存储节点，在必要的情况下重置光电二极管，以及在积分持续时间结束时将电荷从光电二极管传送到存储节点，在所述矩阵中每个像素包括光敏元件(通常为光电二极管)。因此，像素根据每个信号相对于其他信号的非常精确的排序来接收各种控制信号。排序根据帧循环而周期性地重复，该帧循环提供了对指示在该循环内矩阵的每个像素中产生的光水平的信息的读取。来自像素的信号通常被逐行读取，在行中的像素全部同时被行选择导体选择。选择属于该行以及确定的列的像素，将在该像素中由光产生的电信号电平传送到为相同列的全部像素所共用的列导体上。在列的底部的读出电路提供对由列导体接收的电平的并行读出。像素的行被依次寻址，以一个接一个地被这些读出电路读取。用于这些读出电路的控制信号与像素控制信号同步，例如以在电荷存储节点的重置阶段之后或者在从光电二极管到存储节点的电荷传送阶段之后采样在列导体上的电压电平。这些读出电路控制信号的产生因此遵循与用于像素的内部控制信号的产生相似的规则。这里感兴趣的是用于像素和/或用于读出电路的控制信号的产生。图像传感器可以采用至少两种不同的模式进行操作，其分别为：-“全局快门”模式，其中，由光产生的电荷积分的开始时刻对于所有像素是相同的，并且在积分持续时间Ti(必要的话是可调的)之后电荷积分的结束时刻对于所有像素也是相同的。-“电子滚动快门”或ERS模式，其中积分开始时刻对于每行进行限定并且从一行到下一行改变，积分持续时间Ti对于所有行是相同的，因此积分结束时刻从一行到下一行改变。有时期望的是，相同传感器可以在以上两种模式下进行操作，或者甚至在其他模式下进行操作，并且在每种模式中具有信号排序的变化。用于像素和读出电路的各种控制信号排序选择项必须能够尽量容易地生成。在如今的传感器中，像素控制信号和列底部的读出电路控制信号通过特定于每个信号的排序电路而建立。寄存器对于每个信号或信号部分限定开始时刻和持续时间或者结束时刻，其根据参考时钟的时钟脉冲数目的计数来表示。对于连接至行的读出的信号的开始时刻可以关于由行定序器限定的零时刻而进行限定，该行定序器限定了周期性的行循环。这些寄存器控制状态机，该状态机产生应用至像素矩阵以及列底部的读出电路的各种信号。对于某些控制信号，两个寄存器对于每个信号来说就足够了，其分别包含信号的激活电平的开始时刻和结束时刻或者持续时间。对于其他信号，例如那些包括在相同循环内处于激活电平的多个脉冲的信号，可能需要更多数目的寄存器，例如四个或者五个寄存器。总而言之，为了创建读出像素所需要的各种信号，几十个寄存器必须设置在传感器中并且寄存器必须单独地编程。
技术实现思路
为了帮助对操作传感器所需要的信号，尤其是用于操作像素和读出电路所需要的信号进行编程，以及为了帮助适用于以各种模式进行操作的传感器的设计，本专利技术提出了一种图像传感器，其包括有源像素的行和列的矩阵、读出电路以及排序电路，该排序电路用于根据清楚确定的序列将控制信号应用于像素和/或读出电路，其特征在于排序电路包括：-可编程可寻址存储器，其包括二进制字，其中每个字包括一组位置1到N的多个位，并且其中在字中位置i的位对应于来自用于像素和/或传感器的读出电路的一系列控制信号中相应的控制信号的位置i，-存储器控制器，其用于以固定的速率从存储器中提取位于存储器中从开始地址到结束地址的连续地址处的字，-以及控制信号生成电路，其根据通过控制器从存储器中提取的相应位置i的连续位而对位置i分别建立控制信号，所述控制信号具有根据位的值的第一值或者第二值，并且在位改变了值的时候改变其值。存储器控制器包括两种操作模式，其分别为使用模式和编程模式，该使用模式用于在传感器运行时控制信号，而该编程模式用于将对应于要建立的控制信号的二进制字写入存储器中。传感器包括编程接口电路，其用于建立在传感器外部的处理器和存储器控制器之间的通信，以从传感器外部执行期望的编程。传感器进一步优选包括同步控制电路，其相对于像素矩阵的全局操作，尤其相对于用于矩阵的行的读出速率来建立一系列控制信号的启动时刻。该电路可以建立一系列控制信号的启动时刻，例如在像素的行中电荷积分循环的开始，或者在以像素的存储器节点的重置开始的实际读出循环的开始等等。同步电路可以建立对于像素的每一行进行更新的周期性启动时刻。同步电路还确定哪个是在给定时刻要建立的一系列控制信号，排序电路优选适用于生成各个系列的控制信号。存储器可以包括多个区域，每个区域对应于要建立的控制信号的相应组，并且排序电路包括可编程寄存器，其对于每个组写入指示要使用的存储器区域的开始的信息项以及指示要用于该区域的连续地址的数目的信息项。根据要生成的控制信号组，以及在同步电路的控制下，存储器控制器以参考时钟的频率将要使用的连续地址传输至存储器。最后，可以提供排序电路包括多个可编程存储器，每个具有相关联的控制器和相关联的控制信号生成电路。这些组中的每一个都用于各个系列的多个控制信号(或者用于一系列的多个控制信号的组)。多路复用器提供了将由各个生成电路生成的信号指向传感器的相应控制线，假定各个系列可以部分地用于像素矩阵或者读出电路的相同控制线。在美国专利申请公开文本US2007/0146523中描述了信号生成器，其包括存储限定了控制信号的期望电平的数据的存储器和存储转换时刻的存储器，该转换时刻限定了当表示控制信号的电平的新的字应当从数据存储器中提取出来的时刻。附图说明通过阅读以下参考所附附图给出的具体描述，本专利技术的其他特征和优点将变得明显，在所述附图中：-图1表示根据本专利技术的并入在图像传感器中的排序电路；-图2表示包括一系列的六个控制信号的示例性控制信号序列；-图3表示在42个时钟脉冲的持续时间内以时钟频率的速率将这些信号分解成逻辑值；-图4表示用于建立信号序列的可编程存储器的内容；-图5表示具有多个可编程存储器和多个控制信号生成电路的架构，控制信号在应用到像素矩阵之前被多路复用。具体实施方式在图1中，图像传感器的像素矩阵和用于收集由像素通过光效应生成的信号以及用于将这些信号转换成数字形式的读出电路都没有表示出来。仅表示出了根据本专利技术的排序电路的原理，本文档来自技高网...

【技术保护点】
一种图像传感器，其包括有源像素的行和列的矩阵、读出电路以及排序电路，所述排序电路用于根据清楚确定的序列将控制信号应用于像素(SEL、RES_ND)和/或读出电路(SHR、SHS)，其特征在于，所述排序电路包括：‑可编程可寻址存储器(MEM)，其包括二进制字(M0、M1、M2等等)，其中每个字包括一组位置1到N的多个位，并且其中在字中位置i的位对应于来自用于像素和/或传感器的读出电路的一系列控制信号中的相应控制信号的位置i，‑存储器控制器(CTRL_MEM)，其用于以固定的速率从存储器中提取位于存储器中从开始地址到结束地址的连续地址处的字，‑以及控制信号生成电路(GEN_TIMING)，其根据通过控制器从存储器中提取的相应位置i的连续位而对位置i分别建立控制信号，所述控制信号具有根据位的值的第一值或者第二值，并且在位改变了值的时候改变其值。

【技术特征摘要】
【国外来华专利技术】2013.10.16 FR 13600621.一种图像传感器，其包括有源像素的行和列的矩阵、读出电路以及排序电路，所述排
序电路用于根据清楚确定的序列将控制信号应用于像素(SEL、RES_ND)和/或读出电路
(SHR、SHS)，其特征在于，所述排序电路包括：
-可编程可寻址存储器(MEM)，其包括二进制字(M0、M1、M2等等)，其中每个字包括一组
位置1到N的多个位，并且其中在字中位置i的位对应于来自用于像素和/或传感器的读出电
路的一系列控制信号中的相应控制信号的位置i，
-存储器控制器(CTRL_MEM)，其用于以固定的速率从存储器中提取位于存储器中从开
始地址到结束地址的连续地址处的字，
-以及控制信号生成电路(GEN_TIMING)，其根据通过控制器从存储器中提取的相应位
置i的连续位而对位置i分别建立控制信号，所述控制信号具有根据位的值的第一值或者第
二值，并且在位改变了值的时候改变其值。
2.根据权利要求1所述...

【专利技术属性】
技术研发人员：B·迪亚斯帕拉，
申请(专利权)人：E二V半导体公司，
类型：发明
国别省市：法国;FR