基于微环谐振器的存储互连光网络架构及其通信方法技术

一种基于微环谐振器的存储互连光网络架构及其通信方法，网络架构包括自上而下依次设置的散热层，第二光层，第一光层，激光层以及电层；电层上设置若干组处理器核以及存储系统的Rank，光层上设置若干组光网络；电层与光层通过TSV线连接。通信方法包括将发射光波分配到每个处理器核组，处理器核选择相应通信波长；将需要发送的电信号转换成光信号，使光波携带所要发送信息，经过光网络传输发送到存储系统端；光信号解调为电信号，传输到存储系统的Rank中；响应信号返回时，耦合相应波长调制；处理器核端将光信号转换为电信号，再发送到处理器核。本发明专利技术降低了网络传输功耗，减少了访存的总平均功耗。

【技术实现步骤摘要】

本专利技术属于通信领域，具体为一种基于微环谐振器的存储互连光网络架构及其通信方法。
技术介绍
存储系统，用于存储计算机中处理器核所使用的数据，包括存储模块和存储控制器。Rank，工作于锁步模式的一组存储模块的集合。存储互连，包括处理器核与存储系统通信的结构和机制。现有存储互连结构采用电总线互连方式，处理器核访问存储模块需要通过片选总线、地址总线和数据总线分别传输相应电信号。存储控制器与Rank之间也是通过电总线结构连接。这种连接方式可以满足小型计算系统的需求，但随着大型计算系统的出现，处理器核的数目增加，现有电总线存储互连结构成为限制片上多核访存通信性能的瓶颈，具体反映在：首先，在存储互连方面，由于处理器核与存储系统之间是电总线全互连结构，每个处理器核都需要数目与存储控制器数目相同的电互连线，当处理器核数量增加时，电互连线的数量也需要大量增加，且处理器核访存过程功耗大。其次，在访存时延方面，存储控制器与Rank之间是电总线互连结构，同一时刻存储控制器只能通过片选与一个Rank通信，完成一个处理器核访问存储系统的指令，处理器核访问存储系统的平均时延长。第三，在访存并行性方面，当系统中的处理器核数量较多时，同一时刻只有一个处理器核可以访问指定Rank，其他处理器核的访存指令需要排队等待，导致整个系统的访存并行性差。
技术实现思路
本专利技术目的在于提供一种基于微环谐振器的存储互连光网络架构及其通信方法，针对解决电总线互连结构存储系统访问功耗大，多处理器核访问存储系统时延长，并行性差的问题。为了实现上述目的，本专利技术基于微环谐振器的存储互连光网络架构采用的技术方案，包括自上而下依次设置的散热层，第二光层，第一光层，激光层以及电层；所述的电层上设置有若干组处理器核以及存储系统的Rank，所述的第二光层和第一光层上均设置有若干组与处理器核位置对应的光网络；所述的第二光层包括从存储系统到核的光网络，第一光层包括从核到存储系统的光网络；所述的电层，第二光层和第一光层上均设置有处理器核端TSV接入点，第二光层和第一光层上设置有存储系统端TSV接入点；所述的电层分别与第二光层和第一光层通过TSV线连接。所述电层上设有64个处理器核以及4个存储系统的Rank，64个处理器核被分为16组，每组4个处理器核使用同一个光网络与存储系统的Rank通信，每个处理器核与处理器核端TSV接入点之间设置有输入及输出两根数据线，通过TSV线对应连接第二光层和第一光层。所述第二光层和第一光层上均设置有16个光网络，所述16个光网络被分4排，每排4个光网络，且每个光网络的位置与电层上每组处理器核对应。所述第二光层每个光网络的输出端连接到处理器核端TSV接入点，每个光网络输入端连接到存储系统端TSV接入点；所述第一光层每个光网络的输入端连接到处理器核端TSV接入点，每个光网络输出端连接到存储系统端TSV接入点。所述的光网络包括了四个输入端口、四个输出端口、四根在硅衬底上刻蚀的光波导和六个在硅衬底上刻蚀的微环谐振器；光网络的四个输入端口自下而上分别为输入端口I1、输入端口I2、输入端口I3和输入端口I4，分别与同组的处理器核对应连接；光网络的四个输出端口204自上而下分别为输出端口O2、输出端口O1、输出端口O4和输出端口O3，分别与存储系统的Rank对应连接，每组光网络的输出端口O2都连接存储系统的Rank0，每组光网络的输出端口O1都连接存储系统的Rank1，每组光网络的输出端口O4都连接存储系统的Rank2，每组光网络的输出端口O3都连接存储系统的Rank3；四根在硅衬底上刻蚀的光波导通过弯曲交叉排布，与六个在硅衬底上刻蚀的微环谐振器共同组成六个光平行开关结构，使不同波长光信号从四个输入端口分别到四个输出端口互不干扰。所述的处理器核与存储系统的Rank之间使用不同的波长通信。本专利技术基于微环谐振器的存储互连光网络架构的通信方法采用的技术方案为：步骤1，激光源发射光波经过功率分配装置被分配到每个处理器核组，每个处理器核根据需要通信的Rank编号选择相应的通信波长，处理器核耦合相应波长的光波；步骤2，将处理器核需要发送的电信号转换成光信号，使光波携带所要发送信息；步骤3，携带信息的光信号经过光网络中光波导的传输发送到存储系统端，或者经过光网络中光波导的传输并且耦合之后发送到存储系统端；步骤4，光信号通过解调转换为电信号，传输到存储系统的Rank中；步骤5，存储系统在传输响应信号返回处理器核时，耦合相应的波长并进行调制；步骤6，存储系统将光信号耦合到当前通信处理器核所在组的光网络进行传输，处理器核端经过解调，将光信号转换为电信号，最终将响应信号发送到处理器核。优化地，通过微环谐振器进行耦合。所述的光波通过调制器将电信号转换成光信号。与现有技术相比，本专利技术具有如下的有益效果：光传输本身要比电传输的功耗小，通过将光传输中有光功率损耗的地方尽可能减少，从而降低总功耗。采用光互连技术并在光网络的设计中最大程度降低光网络中的传输功耗，从而减少了处理器核访存的总平均功耗。进一步，本专利技术对光网络的设计，能够使微环谐振器的360度进行使用，使得微环谐振器的利用率提高，微环谐振器的数量大大减少，通信传输功耗减少。进一步的，本专利技术由于采用光网络结构连接64个处理器核与4个Rank进行访存通信，消除了总线结构对系统性能的限制，降低了处理器核对存储系统的平均访存时延。进一步的，本专利技术光网络由于采用七种波长进行光通信，64个处理器核能够互不干扰地与4个Rank进行光通信，提高了存储系统的访问并行性能。四根光波导用于传输处理器核与存储系统之间的光信号，同组的四个核使用两个光网络共八根波导，平均每个核两根光波导，较之电全互连结构，平均每个核四根电互连线，连线数量减少一半，功耗降低。附图说明图1(a)本专利技术基于微环谐振器的存储互连光网络架构整体结构剖面图；图1(b)本专利技术光网络架构第二光层、第一光层、电层三维结构示意图；图2本专利技术基于微环谐振器的存储互连光网络结构示意图；图3(a)本专利技术光网络中光平行开关开状态耦合波长情况示意图；图3(b)本专利技术光网络中光平行开关开状态不耦合波长情况示意图；图3(c)本专利技术光网络中光平行开关状态示意图；图3(d)本专利技术光网络中光平行开关360度耦合波长情况示意图；图4本专利技术面向64核4Rank片上系统通信流程示意图；图5(a)本专利技术仿真实验总功耗对比示意图；图5(b)本专利技术仿真实验平均时延对比示意图；图5(c本文档来自技高网...

【技术保护点】
一种基于微环谐振器的存储互连光网络架构，其特征在于：包括自上而下依次设置的散热层(101)，第二光层(102)，第一光层(103)，激光层(104)以及电层(105)；所述的电层(105)上设置有若干组处理器核(109)以及存储系统的Rank，所述的第二光层(102)和第一光层(103)上均设置有若干组与处理器核(109)位置对应的光网络；所述的第二光层(102)包括从存储系统到核的光网络，第一光层(103)包括从核到存储系统的光网络；所述的电层(105)，第二光层(102)和第一光层(103)上均设置有处理器核端TSV接入点(106)，第二光层(102)和第一光层(103)上设置有存储系统端TSV接入点(108)；所述的电层(105)分别与第二光层(102)和第一光层(103)通过TSV线(107)连接。

【技术特征摘要】
1.一种基于微环谐振器的存储互连光网络架构，其特征在于：包括自上而下依次设置的
散热层(101)，第二光层(102)，第一光层(103)，激光层(104)以及电层(105)；
所述的电层(105)上设置有若干组处理器核(109)以及存储系统的Rank，所述的第二
光层(102)和第一光层(103)上均设置有若干组与处理器核(109)位置对应的光网络；所
述的第二光层(102)包括从存储系统到核的光网络，第一光层(103)包括从核到存储系统
的光网络；所述的电层(105)，第二光层(102)和第一光层(103)上均设置有处理器核端
TSV接入点(106)，第二光层(102)和第一光层(103)上设置有存储系统端TSV接入点(108)；
所述的电层(105)分别与第二光层(102)和第一光层(103)通过TSV线(107)连接。
2.根据权利要求1所述的基于微环谐振器的存储互连光网络架构，其特征在于：所述电
层(105)上设置有64个处理器核(109)以及4个存储系统的Rank，所述64个处理器核(109)
被分为16组，且每组4个处理器核(109)使用同一个光网络与存储系统的Rank通信，所述
的每个处理器核(109)与处理器核端TSV接入点(106)之间都设置有输入及输出两根数据
线，通过TSV线(107)对应连接第二光层(102)和第一光层(103)。
3.根据权利要求2所述的基于微环谐振器的存储互连光网络架构，其特征在于：所述第
二光层(102)和第一光层(103)上均设置有16个光网络，所述16个光网络被分4排，每
排4个光网络，且每个光网络的位置与电层上每组处理器核对应。
4.根据权利要求1或3所述的基于微环谐振器的存储互连光网络架构，其特征在于：所
述第二光层(102)每个光网络的输出端连接到处理器核端TSV接入点(106)，每个光网络
输入端连接到存储系统端TSV接入点(108)；所述第一光层(103)每个光网络的输入端连
接到处理器核端TSV接入点(106)，每个光网络输出端连接到存储系统端TSV接入点(108)。
5.根据权利要求1所述的基于微环谐振器的存储互连光网络架构，其特征在于：所述的
光网络包括了四个输入端口(203)、四个输出端口(204)、四根在硅衬底上刻蚀的光波...

【专利技术属性】
技术研发人员：顾华玺，王玥，王琨，杨银堂，王康，齐世雄，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61