用于改进编码的设备以及相关方法技术

设备包括编码器，该编码器适用于通过使用脉冲幅度调制(PAM)来对需要经由通信链路传输的数据位进行编码。编码器包括逻辑电路。逻辑电路适用于对位图案和数据位执行逻辑操作以便减小连续长度并且/或者改善数据位的DC平衡。

【技术实现步骤摘要】
相关申请的交叉引用本申请为2012年10月26日提交的标题为“ApparatusforImprovedEncodingandAssociatedMethods”的美国申请第13/661,313号(代理人号：ALTR99)的部分延续案(CIP)，并且其全部内容以引用的方式并入本文。
所公开的概念总体涉及电子通信，并且更加具体地，涉及在电子通信中用于改进编码的设备以及相关方法。
技术介绍
电子电路系统和系统有时使用高速链路来促进在两个电路或者子系统之间的通信。链路(其可以是串行链路)可以传输具有由发射器添加的编码的信息或者数据，该编码可以指示字边界、区分数据和控制信息，对数据进行置乱(scramble)以分散电磁干扰(EMI)，避免长的连续长度(run-length，RL)，以及平衡0和1的数目以避免DC失衡(缺乏DC平衡)。编码方案的示例包括8b10b、64/66和64/67，这些都是本领域技术人员众所周知的。这类编码方案可以与多种物理层布置(physicallayerarrangement)一起使用，诸如本领域技术人员已知的脉冲幅度调制(例如，PAM-4和PAM-8)方案。在接收器处，对经由链路传输的数据进行处理，以确定字边界、获取与发射器的锁定，解码等等。一旦发现字锁(wordlock)，便使用数据变换以确认维持字锁。这些操作的细节是本领域技术人员熟知的。
技术实现思路
本公开总体涉及在电子通信中的改进编码、具有改进编码的设备以及相关方法。考虑了多种设备和方法。根据一个示例性实施例，设备包括编码器，该编码器适用于使用脉冲幅度调制(PAM)对经由通信链路传输的数据位进行编码。编码器包括逻辑电路。逻辑电路对位图案(patternofbits)和数据位执行逻辑操作，以便减小连续长度以及/或者改善数据位的DC平衡。根据另一示例性实施例，设备包括编码器电路，该编码器电路使用PAM对经由通信链路作为数据流传输的数据位进行编码。编码器电路包括位顺序置乱电路，该位顺序置乱电路对数据位的顺序进行置乱以减小连续长度以及/或者改善数据流的DC平衡。根据另一示例性实施例，设备包括编码器，该编码器对数据位集合进行编码，其中该编码器基于位集合对数据位选择性地进行编码。该位集合初始地用于使用PAM经由链路建立数据通信。附图说明附图仅仅图示了示例性实施例，因此不应该将附图视为限制本申请或者权利要求书的范围。已经知晓本公开的益处的本领域技术人员要了解，所公开的概念还适用于其他等效的实施例。在图中，在一个以上的图中使用的相同数字指示符表示相同、相似或者等同的功能、部件或者块。图1A-图1B图示了根据示例性实施例的数据通信系统的方块图。图2A-图2D图示了在示例性实施例中使用的PAM数据通信系统中的各种信号和电路。图3示出了根据示例性实施例的用于编码的电路的方块图。图4A-图4B图示了使用根据示例性实施例的逻辑操作来减小连续长度的示例。图5图示了根据示例性实施例的用于对位顺序进行置乱或者对位重排序的电路的方块图。图6描绘了根据示例性实施例的使用位排序的置乱来减小连续长度的示例。图7示出了根据示例性实施例的用于选择性地使用经由逻辑操作进行编码的电路。图8图示了根据示例性实施例的用于选择性地使用经由位排序进行编码的电路。图9描绘了根据示例性实施例的用于选择性地使用经由逻辑操作或者位排序进行编码的电路。图10A-图10B图示了根据示例性实施例的用于执行逻辑操作和位排序方案对数据进行编码的电路的方块图。图11A-图11B图示了根据示例性实施例的用于选择性地执行逻辑操作和/或位排序方案对数据进行编码的电路的方块图。图12图示了根据示例性实施例的使用位排序的置乱以及逻辑操作来减小连续长度的示例。图13描绘了根据示例性实施例的用于选择性地改善DC平衡的技术的流程图。图14示出了根据示例性实施例的用于改善DC平衡和/或连续长度的实施例的方块图。图15图示了根据示例性实施例的信息位或者分组的配置。图16描绘了根据另一示例性实施例的信息位或者分组的配置。图17描绘了根据示例性实施例的用于接近连续长度的电路的方块图。图18图示了根据示例性实施例的接近连续长度的示例。图19示出了根据示例性实施例的用于经由链路提供通信的技术的流程图。具体实施方式所公开的概念总体涉及通过改善所用的编码方案来改进在电子电路系统或者系统中的通信。更加具体地，如下面将详细描述的，所公开的概念提供了用于多种数据编码方案的设备和方法，这些数据编码方案提供了多个优点，诸如连续长度(RL)相对低、变换密度相对高、变换密度较均匀、开销相对低、和/或维持了DC平衡(或者，近乎或者大体上维持了DC平衡)。在一些实施例中，可以单独地使用数据编码方案。作为替代方案，在一些实施例中，可以将两个或者更多的编码方案组合或者一起使用。本公开的一个方面涉及改善通信，其中在物理层使用PAM，诸如PAM-4、PAM-8、或者一般地PAM-2N，其中N表示大于1的正整数，并且2N表示PAM方案的信号电平的阶(order)或者数目(例如，对于PAM-4，阶为4)，如下面将详细描述的。连续长度是测量在所传输数据中一连串接连的0或者1的测量量。对接收器而言，正确检测更长的连续长度序列通常更具挑战性。更短的连续长度使得能够成功地进行更长距离的通信，例如，20”背平面(backplane)，而非10”背平面(其例如为具有更长的连续长度的情况)。更短的连续长度使得，高速链路对于挑战性连接(诸如，背平面)性能更好。连续差异(runningdisparity，RD)是测量在0与1之间的失衡的测量量。例如，包括450个0和550个1的传输具有+100的连续差异和(100/1000)×100％(或者，10％)的失衡。与连续差异有关的是DC平衡(或者，DC失衡的相关概念)，指因为连续差异而在链路产生的DC电压。总体上，DC平衡指对数据流进行编码从而最小化或者消除传输数据的连续差异。在完美平衡的链路中，即具有零连续差异(在传输的0与1之间完美平衡)的链路中，DC平衡应该是共模电压，是各种状态的平均电压。然而，在失衡的链路中，在链路上产生平均DC偏置电压，即，链路具有DC失衡，与DC平衡相反。由此，如本领域技术人员所理解的，DC平衡和DC失衡是相关的概念。所公开的编码方案可以用于多种数据通信电路系统和系统。图1A图示了根据示例性实施例的数据通信系统100。<本文档来自技高网...

【技术保护点】
一种设备，包括：编码器电路，使用脉冲幅度调制(PAM)对数据位进行编码以便经由通信链路传输，所述编码器电路包括：逻辑电路，用于对位的图案和数据位执行逻辑操作，以便减少所述数据位的连续长度并且/或者改善所述数据位的DC平衡。

【技术特征摘要】
2013.12.27 US 14/142,6391.一种设备，包括：
编码器电路，使用脉冲幅度调制(PAM)对数据位进行编码以便经由通信链路传输，所述
编码器电路包括：
逻辑电路，用于对位的图案和数据位执行逻辑操作，以便减少所述数据位的连续长度
并且/或者改善所述数据位的DC平衡。
2.根据权利要求1所述的设备，其中所述逻辑操作包括：加法模除，依赖于在所述通信
链路中使用的所述PAM的阶；或者异或(XOR)操作。
3.根据权利要求1所述的设备，其中所述逻辑操作被选择性地执行。
4.根据权利要求3所述的设备，其中基于以下各项中的一项或多项来执行所述逻辑操
作：(a)成本函数、(b)所述设备的功耗、以及(c)所述设备的DC平衡估计值。
5.根据权利要求3所述的设备，其中基于位的集合的值来执行所述逻辑操作。
6.根据权利要求5所述的设备，其中所述位的集合包括单个位。
7.根据权利要求3所述的设备，进一步包括位顺序置乱电路，所述位顺序置乱电路适用
于对所述数据位的所述顺序进行置乱或者对所述数据位重排序。
8.根据权利要求7所述的设备，其中对所述数据位重排序以便减小所述数据位的连续
长度并且/或者改善DC平衡。
9.根据权利要求7所述的设备，其中所述位顺序置乱电路基于所述数据的所述连续长
度，对所述数据位重排序，所述数据的所述连续长度基于转换类型的子集。
10.根据权利要求7所述的设备，其中所述位顺序置乱电路基于以下各项中的一项或多
项对所述数据位重排序：(a)成本函数、(b)所述设备的功耗、以及(c)所述设备的DC平衡估
计值。
11.根据权利要求7所述的设备，其中选择性地...

【专利技术属性】
技术研发人员：D·W·孟德尔，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US