一种低功耗FPGA上电复位电路的设计制造技术

本发明专利技术属于集成电路技术领域，公开了一种低功耗FPGA上电复位电路的设计。集成电路技术的发展对功耗设计提出了更高的要求，本文针对某款FPGA提出了一种具有高可靠性、低功耗等特点的上电复位电路的设计。该上电复位电路采用TSMC0.5um工艺，利用HSpice对其进行功能仿真，结果表明在芯片上电时能产生稳定的上电复位信号，当电源电压稳定后，其自身功耗趋近为零。

【技术实现步骤摘要】

本专利技术涉及集成电路领域，具体地说是涉及集成电路中FPGA的一种低功耗的上电复位电路。
技术介绍
随着FPGA芯片的集成度不断提高，芯片内部通常集成有上电复位电路，上电复位电路在芯片上电的过程中，能够自动判断芯片上电电压是否正常，并向芯片内部数字逻辑电路提供一个稳定的初始化复位信号，直到电源电压稳定到系统规定的正常工作电压后开始切换逻辑，解除复位状态，从而保证整个FPGA系统在上电复位完成后能够正常可靠工作。本文设计了一种满足FPGA低功耗要求的新型上电复位电路，结构简单，占有较小的芯片面积。
技术实现思路
本专利技术提出了一种低功耗FPGA上电复位电路的设计，结构如图3所示，该设计的主要内容为：(1)该电路主要包含侦测响应、充电控制、电荷充电和波形整形四个模块，分别对应图3中A、B、C、D四个部分。A部分侦测响应模块用于侦测复位信号POR的大小，当复位完成输出高电平时，锁定充电控制模块，从而控制电荷充电模块停止充电。B部分充电控制模块用于控制电荷充电模块充电电流的大小。C部分电荷充电模块本质是RC充电电路，用于产生充电电流进而转化为充电电压输出。D部分波形整形模块用于对电荷充电模块产生的电压进行整形，并将整形后的电压作为上电复位信号输出。(2)电源电压开始上升时，图3中侦测响应模块A的M1、M2和M3、M4所组成的与非门输出电压随着VDD变化，直到上升到NMOS管M6的阈值电压时，M6导通，PMOS管M7的栅极电压被拉到低电平，M7也开始导通，此时电源电压还不足以使NMOS管M8和M9导通。在这个过程里，充电控制模块b节点的输出电压也随着电源电压逐渐增大，但电荷充电模块产生的充电电流很小，MOS电容M11上的电压还未达到波形整形模块里施密特触发器的阈值电压，复位信号POR为低电平(有效复位信号)。(3)当电源电压继续增大，直到VDD大于M8和M9的阈值电压之和时，M8和M9开始导通[5]，b节点电压随着VDD的增加开始下降，PMOS管M10开始导通，电荷充电模块产生的充电电流逐渐增大，输出端c节点的电压逐渐增高，在达到施密特触发器的翻转电压之前，复位信号POR仍保持低电平。(4)随着VDD的继续升高，电荷充电模块输出端c节点的电压达到起拉电压，波形整形模块的施密特触发器状态发生翻转，上电复位信号POR开始翻转成高电平(无效复位信号)。此时，电源电压逐渐趋于稳定，VDD和POR信号都为高电平，经过侦测响应模块的与非门和反相器，输出节点a的电压为高电平，M7截止，充电控制模块B被锁定，b节点电压稳定为低电平，整个上电复位电路状态保持不变，静态功耗基本为零。附图说明图1为简单上电复位电路；图2为FPGA常见上电复位电路结构；图3为新型上电复位电路整体结构。具体实施方式下面结合附图对本专利技术的具体实施方式作详细说明。一种常见的简单上电复位电路结构由RC充放电支路和施密特触发器组成，如图1所示，在电源电压上升的过程中，利用电容上的电压不能突变的特点，施密特触发器输出高电平复位信号，直到电容上的电压达到施密特触发器的阈值电压时，复位信号发生翻转，即退出复位状态。在遇见电源电压上升缓慢的情况下，可以通过改变电阻电容参数，以获得足够长的RC充电时间，产生使复位信号电平翻转的“起拉电压”。该电路结构简单，静态功耗为零，但为了获得理想的上电复位信号，通常电阻电容的取值较大，不利于集成。FPGA芯片中常用的上电复位电路结构如图2所示，在电源电压上升的初始阶段，R3和M2构成RC充电电路，MOS电容M2上的电压随着电源电压逐渐上升，在达到施密特触发器的翻转电压之前，经过两级反相器输出高电平信号。当M2上的电压上升到一定程度时，高电平信号翻转成低电平复位信号，此时M1栅上的电压由于电阻R1和R2的分压，并未达到MOS管的阈值电压，所以M2上的电压会随着电源电压继续上升，低电平复位信号会保持一段时间。当电源电压上升到足以开启M1并且逐渐趋于稳定时，M2上的电压会泄放到地，低电平复位信号结束，上电复位电路输出稳定的高电平信号。该上电复位电路结构产生的是一个低电平脉冲复位信号，复位时间长短可以通过调整电阻和MOS电容参数来改变，可以避免由于电源电压上电缓慢而引起的起拉电压不够高，芯片内部电路不能正常初始化的问题，但电源电压稳定后，电源会通过R1、R2通路及R3、M1通路形成到地的电流，即产生静态电流，增加额外的功耗。本文针对FPGA芯片对低功耗设计的要求，提出了一种新型上电复位电路结构如图3所示，该电路主要包含侦测响应、充电控制、电荷充电和波形整形四个模块，分别对应图3中A、B、C、D四个部分。A部分侦测响应模块用于侦测复位信号POR的大小，当复位完成输出高电平时，锁定充电控制模块，从而控制电荷充电模块停止充电。B部分充电控制模块用于控制电荷充电模块充电电流的大小。C部分电荷充电模块本质是RC充电电路，用于产生充电电流进而转化为充电电压输出。D部分波形整形模块用于对电荷充电模块产生的电压进行整形，并将整形后的电压作为上电复位信号输出。电源电压开始上升时，图3中侦测响应模块A的M1、M2和M3、M4所组成的与非门输出电压随着VDD变化，直到上升到NMOS管M6的阈值电压时，M6导通，PMOS管M7的栅极电压被拉到低电平，M7也开始导通，此时电源电压还不足以使NMOS管M8和M9导通。在这个过程里，充电控制模块b节点的输出电压也随着电源电压逐渐增大，但电荷充电模块产生的充电电流很小，MOS电容M11上的电压还未达到波形整形模块里施密特触发器的阈值电压，复位信号POR为低电平(有效复位信号)。当电源电压继续增大，直到VDD大于M8和M9的阈值电压之和时，M8和M9开始导通，b节点电压随着VDD的增加开始下降，PMOS管M10开始导通，电荷充电模块产生的充电电流逐渐增大，输出端c节点的电压逐渐增高，在达到施密特触发器的翻转电压之前，复位信号POR仍保持低电平。随着VDD的继续升高，电荷充电模块输出端c节点的电压达到起拉电压，波形整形模块的施密特触发器状态发生翻转，上电复位信号POR开始翻转成高电平(无效复位信号)。此时，电源电压逐渐趋于稳定，VDD和POR信号都为高电平，经过侦测响应模块的与非门和反相器，输出节点a的电压为高电平，M7截止，充电控制模块B被锁定，b节点电压稳定为低电平，整个上电复位电路状态保持不变，静态功耗基本为零。通过上面的分析，本文提出的新型上电复位电路结构与常见的FPGA上电复位电路相比，多了侦测响应模块和充电控制模块。当电源电压上升时，侦测响应模块通过对VDD和POR信号的大小进行侦测，判断芯片是否正常上电，其输出对充电控制模块进行干预，从而实现对POR信号的响应。在芯片上电的过程中，充电控制模块用于对电荷充电模块的充电电流的大小进行控制，当电源电压缓慢上升时，能够产生一个稳定的上电复位信号。当电源电压稳定工作时，充电控制模块被锁定，控制电荷充电模块停止充电电流的产生，使静态电流为零，从而实现对FPGA低功耗要求的设计。本文档来自技高网...

【技术保护点】
一种低功耗FPGA上电复位电路的设计，其特征在于：包含了一种新型上电复位电路结构，该电路主要包含侦测响应、充电控制、电荷充电和波形整形四个模块，侦测响应模块用于侦测复位信号POR的大小，当复位完成输出高电平时，锁定充电控制模块，从而控制电荷充电模块停止充电，充电控制模块用于控制电荷充电模块充电电流的大小，电荷充电模块本质是RC充电电路，用于产生充电电流进而转化为充电电压输出，波形整形模块用于对电荷充电模块产生的电压进行整形，并将整形后的电压作为上电复位信号输出。

【技术特征摘要】
1.一种低功耗FPGA上电复位电路的设计，其特征在于：包含了一种新型上电复位电路结构，该电路主要包含侦测响应、充电控制、电荷充电和波形整形四个模块，侦测响应模块用于侦测复位信号POR的大小，当复位完成输出高电平时，锁定充电控制模块，从而控制电荷充电模块停止充电，充电控制模块用于控制电荷充电模块充电电流的大小，电荷充电模块本质是RC充电电路，用于产生充电电流进而转化为充电电压输出，波形整形模块用于对电荷充电模块产生的电压进行整形，并将整形后的电压作为上电复位信号输出。2.根据权利要求1所述的一种低功耗FPGA上电复位电路的设计，其特征在于：电源电压开始上升时，侦测响应模块M1、M2和M3、M4所组成的与非门输出电压随着VDD变化，直到上升到NMOS管M6的阈值电压时，M6导通，PMOS管M7的栅极电压被拉到低电平，M7也开始导通，此时电源电压还不足以使NMOS管M8和M9导通，这个过程里，充电控制模块b节点的输出电压也随着电源电压逐渐增大，但电荷充电模块产生的充电电流很小，MOS电容M11上...

【专利技术属性】
技术研发人员：黎涛，
申请(专利权)人：黎涛，
类型：发明
国别省市：四川;51