具有优化的膜方案的高良率RRAM单元制造技术

本发明专利技术涉及一种形成具有良好的良率的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，通过在下部金属互连层上方形成底电极，以及在底电极上形成具有第一厚度的可变电阻的介电数据存储层来实施该方法。在介电数据存储层上形成覆盖层。覆盖层具有第二厚度，第二厚度比第一厚度厚约2倍至约3倍的范围内。在覆盖层上方形成顶电极，以及在顶电极上方形成上部金属互连层。本发明专利技术涉及具有优化的膜方案的高良率RRAM单元。

【技术实现步骤摘要】
相关申请的交叉引用本申请是于2014年4月2日提交的美国申请第14/242，983号的部分继续申请。
本专利技术涉及具有优化的膜方案的高良率RRAM单元。
技术介绍
许多现代电子器件含有配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器当其通电时存储数据，而非易失性存储器当其断电时能够存储数据。电阻式随机存取存储器(RRAM)由于其简单的结构以及与CMOS逻辑制造工艺的兼容性而成为下一代非易失性存储器技术的一个有前景的候选。RRAM单元包括垂直地位于两个电极之间的电阻式数据存储层，其中，两个电极设置在后段制程(BEOL)金属化层内。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：在下部金属互连层上方形成底电极；在所述底电极上形成具有第一厚度的可变电阻的介电数据存储层；在所述介电数据存储层上形成覆盖层，其中，所述覆盖层具有第二厚度，所述第二厚度比所述第一厚度厚约2倍至约3倍的范围内；在所述覆盖层上方形成顶电极；以及在所述顶电极上方形成上部金属互连层。在上述方法中，所述介电数据存储层的所述第一厚度在约40埃和约
60埃的范围内。在上述方法中，所述覆盖层的所述第二厚度在约75埃和约150埃的范围内。在上述方法中，还包括：在形成所述介电数据存储层之后实施保留烘烤，其中，在约150℃和约250℃的范围内的温度下实施所述保留烘烤，并且持续时间在约24小时和约100小时的范围内。在上述方法中，所述介电数据存储层包括以下中的一种或多种：氧化铪钽(HfTaO)、氧化钽铝(TaAlO)、氧化铪硅(HfSiO)和氧化钽硅(TaSiO)。在上述方法中，所述介电数据存储层包括氧化铪铝(HfAlO)。在上述方法中，形成所述介电数据存储层包括：实施分别形成氧化铪(HfO)层的多个第一原子层沉积(ALD)沉积周期；以及实施分别在下面的氧化铪(HfO)层上形成氧化铝(AlO)层的多个第二ALD沉积周期。在上述方法中，形成所述HfO层，包括：实施第一前体气体脉冲并持续第一脉冲时间以将水(H2O)引入处理室内；从所述处理室排出所述H2O；实施第二前体气体脉冲并持续第二脉冲时间以将四氯化铪(HfCl4)引入所述处理室内，其中，所述第一脉冲时间大于所述第二脉冲时间；以及从所述处理室排出所述HfCl4。在上述方法中，所述第一脉冲时间持续在约1000毫秒和约2000毫秒的范围内。根据本专利技术的另一方面，还提供了一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：形成底电极；在所述底电极上方形成具有第一厚度的介电数据存储层；在形成所述介电数据存储层之后实施保留烘烤；在所述介电数据存储层上形成覆盖层，其中，所述覆盖层具有第二厚度，所述第二厚度比所述第一厚度厚约2倍至约3倍的范围内；以及在所述覆盖层上方形成顶电极。在上述方法中，所述介电数据存储层包括使用原子层沉积工艺形成的氧化铪铝(HfAlO)，形成所述介电数据存储层包括：实施分别形成氧化铪(HfO)层的多个第一原子层沉积(ALD)沉积周期；以及实施分别在下面的氧化铪(HfO)层上形成氧化铝(AlO)层的多个第二ALD沉积周
期。在上述方法中，沉积所述氧化铪(HfO)层，包括：将水(H2O)前体引入处理室内并持续第一脉冲时间以形成所述H2O的单层；从所述处理室排出所述H2O前体；将四氯化铪(HfCl4)前体引入所述处理室内并持续第二脉冲时间，所述第二脉冲时间比所述第一脉冲时间短两倍以上，其中，所述HfCl4前体与所述H2O的单层反应以形成所述氧化铪(HfO)层；以及从所述处理室排出所述HfCl4前体。在上述方法中，所述第一脉冲时间持续在约1000毫秒和约2000毫秒的范围内。在上述方法中，所述介电数据存储层的所述第一厚度在约40埃和约60埃的范围内。在上述方法中，所述覆盖层的所述第二厚度在约75埃和约150埃的范围内。在上述方法中，还包括：在下部金属互连层上方沉积底电极层；在所述底电极层上沉积所述介电数据存储层；在所述介电数据存储层上沉积所述覆盖层；在所述覆盖层上沉积顶电极层；选择性地图案化所述顶电极层和所述覆盖层以形成具有第一宽度的所述顶电极；以及选择性地图案化所述介电数据存储层和所述底电极层以形成具有大于所述第一宽度的第二宽度的所述底电极。在上述方法中，在沉积所述介电数据存储层和沉积所述覆盖层之间的时间，在约150℃和约250℃的范围内的温度下实施所述保留烘烤，并且持续时间在约24小时和约100小时的范围内。根据本专利技术的又一方面，还提供了一种电阻式随机存取存储器(RRAM)单元，包括：底电极，设置在下部金属互连层上方；可变电阻的介电数据存储层，具有第一厚度并且位于所述底电极上方；覆盖层，位于所述介电数据存储层上，其中，所述覆盖层具有第二厚度，所述第二厚度比所述第一厚度厚约2倍至约3倍的范围内；顶电极，设置在所述覆盖层上方；以及上部金属互连层，设置在所述顶电极上。在上述RRAM单元中，所述介电数据存储层的所述第一厚度在约40
埃和约60埃的范围内；并且其中，所述覆盖层的所述第二厚度在约75埃和约150埃的范围内。在上述RRAM单元中，所述介电数据存储层包括氧化铪铝(HfAlO)。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了使用原子层沉积(ALD)工艺以形成底电极和原位沉积工艺以形成上面的介电数据存储层来形成电阻式随机存取存储器(RRAM)单元的方法的一些实施例的流程图。图2示出了配置为原位实施第一ALD工艺以形成底电极和第二ALD工艺以形成上面的介电数据存储层的处理工具的一些实施例的框图。图3A示出了具有通过ALD工艺沉积的底电极和上面的原位介电数据存储层的RRAM单元的一些实施例的截面图。图3B示出了RRAM单元的底电极和原位介电数据存储层的示例性XPS深度分布的一些实施例的图。图4示出了使用ALD工艺以形成底电极和原位沉积工艺以形成上面的介电数据存储层来形成RRAM单元的方法的一些额外的实施例的流程图。图5至图12示出了使用ALD工艺以形成底电极和原位ALD工艺以形成上面的高k介电材料来形成RRAM单元的方法的截面图的一些实施例。图13示出了具有改进的良率的RRAM单元的一些实施例的截面图。图14示出了RRAM单元的一些额外的实施例的截面图。图15示出了形成RRAM单元的方法的一些额外的实施例。图16示出了用于形成包括氧化铪铝的数据存储层的原子层沉积工艺的一些实施例的示例性时序图。图17示出了具有多个RRAM单元的集成芯片的已知良好管芯良率的图的一些实施例。图18示出了具有多个RRAM单元的集成芯片的保留良率(retention
yield)的图的一些实施例。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可本文档来自技高网...

【技术保护点】
一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：在下部金属互连层上方形成底电极；在所述底电极上形成具有第一厚度的可变电阻的介电数据存储层；在所述介电数据存储层上形成覆盖层，其中，所述覆盖层具有第二厚度，所述第二厚度比所述第一厚度厚约2倍至约3倍的范围内；在所述覆盖层上方形成顶电极；以及在所述顶电极上方形成上部金属互连层。

【技术特征摘要】
2015.01.08 US 14/592,3401.一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：在下部金属互连层上方形成底电极；在所述底电极上形成具有第一厚度的可变电阻的介电数据存储层；在所述介电数据存储层上形成覆盖层，其中，所述覆盖层具有第二厚度，所述第二厚度比所述第一厚度厚约2倍至约3倍的范围内；在所述覆盖层上方形成顶电极；以及在所述顶电极上方形成上部金属互连层。2.根据权利要求1所述的方法，其中，所述介电数据存储层的所述第一厚度在约40埃和约60埃的范围内。3.根据权利要求1所述的方法，其中，所述覆盖层的所述第二厚度在约75埃和约150埃的范围内。4.根据权利要求1所述的方法，还包括：在形成所述介电数据存储层之后实施保留烘烤，其中，在约150℃和约250℃的范围内的温度下实施所述保留烘烤，并且持续时间在约24小时和约100小时的范围内。5.根据权利要求1所述的方法，其中，所述介电数据存储层包括以下中的一种或多种：氧化铪钽(HfTaO)、氧化钽铝(TaAlO)、氧化铪硅(HfSiO)和氧化钽硅(TaSiO)。6.根据权利要求1所述的方法，其中，所述介电数据存储层包括氧化铪铝(HfAlO)。7.根据权利要求6所述的方法，其中，形成所述介电数据存储层包...

【专利技术属性】
技术研发人员：金海光，林杏莲，蔡正原，杨晋杰，廖钰文，朱文定，蔡嘉雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71