验证平台及系统技术方案

本发明专利技术公开了一种验证平台及系统。其中，该验证平台包括：可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与FPGA连接，用于将IP核对应的程序下载到FPGA中。本发明专利技术解决了相关技术中由于没有专门的针对高清数字视频接口IP的验证平台而造成的难以准确地验证高清数字视频接口IP的技术问题。

【技术实现步骤摘要】

本专利技术涉及电路设计验证领域，具体而言，涉及一种验证平台及系统。
技术介绍
—般地，用于集成电路可重用设计的知识产权(Intellectual Property，简称为IP)核，在烧写到专用集成电路(Applicat1n Specific Integrated Circuit，简称为ASIC)芯片之前，必须在现场可编程逻辑门阵列(FieldProgrammableGate Array，简称为FPGA)平台上进行设计验证，验证通过后才能冻结该IP核设计，进而进入流片阶段。比如，设计高清数字视频接口时，在制成IP ASIC芯片之前，一般必须测试用于描述高清数字视频接口的IP核及高清数字显示接口(Display Port，简称为DP)和高清多媒体接口(High Definit1n Multimedia Interface，简称为HDMI)分别对应的信号收/发端口(Receiver/Transmitter，简称为 TX/RX),即 DP TX/RX、HDMI TX/RX，以及移动产业处理器接口(Mobile Industry Processor Interface，简称为MIPI)对应的信号接收端口，即MIPI TX/RX。虽然FPGA已广泛应用与ASIC芯片验证、通讯信号处理、计算机数字处理、消费电子产品设计和工业控制等领域，但由于FPGA可灵活编程的应用特性以及高清数字视频接口技术的领先性和技术难度，目前没有专门用于验证高清数字视频接口 IP的FPGA应用平台，导致难以准确地验证高清数字视频接口 IP。针对上述的问题，目前尚未提出有效的解决方案。【
技术实现思路
】本专利技术实施例提供了一种验证平台及系统，以至少解决相关技术中由于没有专门的针对高清数字视频接口 IP的验证平台而造成的难以准确地验证高清数字视频接口 IP的技术问题。根据本专利技术实施例的一个方面，提供了一种验证平台，包括:可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与上述FPGA连接，用于将上述IP核对应的程序下载到上述FPGA中。进一步地，上述的验证平台还包括:程序存储器，连接在上述程序下载接口与上述FPGA之间，用于存储通过上述程序下载接口下载的上述IP核对应的程序。进一步地，上述验证平台还包括以下端口或端口组中的至少之一:高清数字显示接收端口 DP RX和低压差分信号LVDS输出端口 ；高清数字显示发送端口 DP TX ;高清多媒体接收端口 HDMI RX和上述低压差分信号LVDS输出端口 ；高清多媒体发送端口 HDMI TX ;移动产业处理器发送端口 MIPI TX0进一步地，上述高清数字显示接收端口 DP RX,与上述FPGA连接，用于接收外部高清数字显示DP信号源输出的DP数字格式图像；上述低压差分信号LVDS输出端口，与上述FPGA连接，用于输出上述FPGA根据上述DP RX接收的数字格式图像恢复出来的图像信号。进一步地，上述的验证平台还包括:外部存储器，与上述FPGA连接，用于存储由上述DP信号源输出的上述DP数字格式图像。进一步地，上述高清数字显示发送端口 DP TX，与上述FPGA连接，用于读取外部高清数字DP显示屏支持的图像格式并将生成的满足该图像格式的测试图像信号发送给上述DP显示屏。进一步地，上述高清多媒体接收端口 HDMI RX,与上述FPGA连接，用于接收外部高清多媒体HDMI信号源输出的HDMI数字格式图像；上述低压差分信号LVDS输出端口，与上述FPGA连接，用于输出上述FPGA根据上述HDMI RX接收的HDMI数字格式图像恢复出来的图像信号。进一步地，上述高清多媒体发送端口 HDMI TX，与上述FPGA连接，用于读取外部高清多媒体HDMI显示屏支持的图像格式并将生成的满足该图像格式的测试图像信号发送给上述HDMI显示屏。进一步地，上述移动产业处理器发送端口 MIPI TX，与上述FPGA连接，用于将生成的测试图像信号发送给HDMI显示屏。根据本专利技术实施例的另一方面，还提供了一种验证系统，包括:任一项上述的验证-ψ-1 口 O在本专利技术实施例中，采用设计专门的FPGA验证平台验证高清数字视频接口 IP的方式，通过可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与FPGA连接，用于将IP核对应的程序下载到FPGA中，达到了设计专门的针对高清数字视频接口 IP的验证平台目的，从而实现了准确地验证高清数字视频接口 IP的技术效果，进而解决了相关技术中由于没有专门的针对高清数字视频接口 IP的验证平台而造成的难以准确地验证高清数字视频接口 IP的技术问题。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1是根据本专利技术实施例的一种可选的验证系统的示意图；图2是根据本专利技术实施例的一种可选的DP RX IP验证系统的示意图；图3是根据本专利技术实施例的一种可选的DP TX IP验证系统的示意图；图4是根据本专利技术实施例的一种可选的HDMI RX IP验证系统的示意图；图5是根据本专利技术实施例的一种可选的HDMI TX IP验证系统的示意图；图6是根据本专利技术实施例的一种可选的MIPI TX IP验证系统的示意图；图7是根据本专利技术实施例的一种可选的验证平台的示意图。【具体实施方式】为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。实施例1根据本专利技术实施例，提供了一种验证系统的装置实施例。该验证系统包括:验证平台。其中，该验证平台包括:可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与FPGA连接，用于将IP核对应的程序下载到FPGA中。可选地，上述验证平台还可以是下述实施例2中任一优选实施方式所提供的技术方案中的验证平台，在此不再赘述。图1是根据本专利技术实施例的一种可选的验证系统的示意图，如图1所示，该系统包括:验证平台10和上位机20。实施时，上位机20可以将预先设计的高清数字视频接口的ASIC芯片中的IP核通过验证平台10上的程序下载接口 104(如FPGA JTAG(Joint TestAct1n Group)下载接口)直接下载至验证平台10中的FPGA 102中，同时上位机20可以通过FPGA JTAG下载接口在线调试和监控高清数字视频接本文档来自技高网...

【技术保护点】
一种验证平台，其特征在于，包括：可编程逻辑门阵列FPGA，用于对高清数字视频接口的集成电路设计对应的知识产权IP核进行设计验证；程序下载接口，与所述FPGA连接，用于将所述IP核对应的程序下载到所述FPGA中。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭方正，
申请(专利权)人：硅谷数模半导体北京有限公司，硅谷数模国际有限公司，
类型：发明
国别省市：北京;11