本实用新型专利技术公开了一种变频器控制器，包括MCU单元用于对系统进行逻辑与算法控制，FPGA单元接收数据采集单元采集的数据并根据MCU单元的控制命令控制驱动单元的数据流流向，MCU单元可通过外部接口单元进行人机界面通信、实时控制与数据传输，数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制，时钟发生单元的两个有源晶体电路CLKA与CLKB分别为MCU单元与FPGA单元提供时钟信号，满足处理器运行需要，电源变换单元为MCU单元与FPGA单元提供1.2V、3.3V、1.8V的直流电。
【技术实现步骤摘要】
本技术涉及电子电路技术，特别地，涉及一种变频器控制器。
技术介绍
随着电力电子技术的发展，作为电力电子技术发展的产物一变频器在国民经济的各个领域如冶金、石油、电力、船舶等行业得到广泛的应用，并作为节能先锋发挥着越来越重要的作用。变频器的控制器是变频器控制的最关键环节之一，直接关系到变频器的控制品质以及系统可靠性。它的主要作用是根据系统采集的电压电流信号进行一系列复杂的运算，产生驱动功率单元的PWM脉冲，实现高性能、高精度、快速响应的实时控制。同时根据从外部接收到的控制命令实现逻辑控制、控制参数传递以及实时通信等，如此大的数据量对数据传递的实时性要求极高。目前，国内外变频器普遍采用的控制方案有三种:一，DSP+FPGA控制架构，此方案的的缺点在于使用定点DSP时在处理浮点数据时存在较大限制，并且只能使用DSP的EMIF接口与外部设备以及FPGA交换数据，在外部设备较多的情况下影响数据的传输速率，最终影响系统的控制精度和控制可靠性，且很难实现大数据记录和融入嵌入式操作系统并提升故障诊断和用户体验。二，ARM+DSP+FPGA控制架构，此方案在数据记录和融入嵌入式操作系统并提升故障诊断和用户体验方面有较大提升，但是仍无法解决ARM和DSP芯片与FPGA芯片之间使用EMIF接口交换数据并影响数据数据传输速率问题，也很难在一片DSP芯片中同时实现多重整流和逆变控制。三，定制MCU控制架构，此方面虽然可以解决外设接口和数据交互接口以及多重控制问题，但对于一般的中小企业而言，定制芯片必然带来较大的成本投入，一般企业无法承受。以上三种方案均无法解决使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题。针对现有技术中无法使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题，目前尚未有有效的解决方案。
技术实现思路
针对相关技术中变频器控制器无法使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题，本技术的目的在于提出一种变频器控制器，该变频器控制器能提升大数据吞吐效率，解决速率降低的问题，进而实现同一芯片完成变频器逻辑控制以及多重整流和逆变控制，并融入故障自诊断和提升用户体验功能，最终实现变频器的快速响应实时控制。基于上述目的，本技术提供的技术方案如下:根据本技术的一个方面，提供了一种变频器控制器。根据本技术提供的变频器控制器一种变频器控制器，其特征在于，包括MCU单元、FPGA单元、外部接口单元、数据采集单元、时钟发生单元、以及电源变换单元，其中:MCU单元用于对系统进行逻辑与算法控制；FPGA单元连接至MCU单元，FPGA单元接收数据采集单元采集的数据并根据MCU单元的控制命令控制驱动单元的数据流流向；外部接口单元连接至MCU单元，MCU单元可通过外部接口单元进行人机界面通信、实时控制与数据传输；数据采集单元连接至FPGA单元，数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制；时钟发生单元连接至MCU单元与FPGA单元，时钟发生单元的两个有源晶体电路CLKA与CLKB分别为MCU单元与FPGA单元提供时钟信号，满足处理器运行需要；电源变换单元连接至MCU单元与FPGA单元，电源变换单元为MCU单元与FPGA单元提供1.2V、3.3V、1.8V的直流电。其中，MCU单元包括ARM9处理器、浮点DSP处理器、EMIF接口、DDR接口、UPP总线接口，其中:ARM9用于对系统进行逻辑控制，浮点DSP用于对系统进行算法控制，EMIF接口连接至NAND FLASH存储器，DDR接口连接至DDR2存储器，其中，NAND FLASH存储器用于存储DSP和ARM的操作系统文件、应用程序、故障记录数据，DDR2存储器用于运行操作系统和应用程序以及DSP实时数据的缓存； MCU单元通过UPP接口与FPGA单元相连，MCU单元通过UPP接口实现MCU单元与FPGA单元的控制数据和命令信息的实时交互，浮点DSP通过UPP接口接收来自FPGA单元采集的电流电压等信号并产生PWM控制脉冲再通过UPP接口送往FPGA单元；ARM9通过UPP接口接收来自FPGA单元的外部状态信号完成变流器的逻辑控制，ARM9和DSP之间通过其内部的共享RAM单元交换数据并完成整个变流器逻辑的控制。FPGA单元内部通过硬件描述语言编程提供UPP接口的底层驱动程序，FPGA单元将实时采集的模拟量和数字量等数据上传给MCU单元，FPGA单元将MCU单元下发的控制数据进行处理后送往除MCU单元以外的其他变频器部件。外部接口单元包括用户现场总线接口、UART接口、USB接口、以及以太网接口，其中，UART接口包括RS232接口与RS485接口；用户现场总线接口为扩展卡型接口，用户现场总线接口可扩展连接至以下现场总线接口卡之一:PROFIBUS，CAN, FLEXRAY ；ARM9可通过用户现场总线接口的PROFIBUS接口实现与外部PLC控制网络的实时通信，实现实时控制和数据传输，ARM9可通过RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递，上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载，USB接口可以实现程序更新和故障记录下载功能。数据采集单元包括模拟量数据采集与数字量数据采集，其中，模拟量的采集使用模数转换器将电压电流等模拟量转换为MCU可识别的数字量用于算法控制，同时本单元需要对采集的模拟量进行过压或过流识别，并产生保护信号送往FPGA单元和MCU单元用于系统保护；数字量的采集使用光耦器件将外部的数字量信号进行隔离并转换为MCU可识别的数字量用于逻辑控制。电源变换单元输入为5V，5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为1.2V、3.3V、1.8V的DC/DC转换器为MCU单元与FPGA单元供电，其中，MCU需要3.3V为其外围电路供电，1.8V和1.2V为其内核供电，FPGA需要3.3V为其外围电路供电，1.2V为其内核供电。变频器控制器还包括复位单元，复位单元连接至所述MCU单元与所述FPGA单元，复位单元为控制器提供复位，保证系统上电期间为控制器提供500ms的持续复位，使系统正常、稳定的进入工作状态；复位单元实时监控5V、3.3V、1.8V、1.2V电源，在系统电源瞬间掉电的情况下，对系统进行保护；FPGA单元需要为复位单元提供喂狗信号，如果复位单元看门狗连续1.6s收不到喂狗信号，复位单元会判定控制器死机并对系统进行保护性封锁。从上面所述可以看出，本技术提供的技术方案通过使用MCU+FPGA的双核结构，MCU与FPGA之间采用其内部的UPP总线交换数据，MCU的EMIF接口配置一片NAND FLASH用于用户数据存储，DDR总线接口配置一片DDR2用于数据缓存，由于采用专用的UPP接口并释放出EMIF接口，解决了单一控制芯片的数据总线外设过多影响数据交互的实时性，极大的增强了数据吞吐量减少了芯片的外围配置器件，可同时实现一片MCU实现系统逻辑控制和多重整流和逆变控制，降低了设计本文档来自技高网...
【技术保护点】
一种变频器控制器，其特征在于，包括MCU单元、FPGA单元、外部接口单元、数据采集单元、时钟发生单元、以及电源变换单元，其中：所述MCU单元用于对系统进行逻辑与算法控制；所述FPGA单元连接至所述MCU单元，所述FPGA单元接收所述数据采集单元采集的数据并根据所述MCU单元的控制命令控制驱动单元的数据流流向；所述外部接口单元连接至所述MCU单元，所述MCU单元可通过所述外部接口单元进行人机界面通信、实时控制与数据传输；所述数据采集单元连接至所述FPGA单元，所述数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制；所述时钟发生单元连接至所述MCU单元与所述FPGA单元，所述时钟发生单元的两个有源晶体电路CLKA与CLKB分别为所述MCU单元与所述FPGA单元提供时钟信号，满足处理器运行需要；所述电源变换单元连接至所述MCU单元与所述FPGA单元，所述电源变换单元为所述MCU单元与所述FPGA单元提供1.2V、3.3V、1.8V的直流电。
【技术特征摘要】
【专利技术属性】
技术研发人员：武彬，梅文庆，罗云飞，张玉婷，郭赞，周蓉，黄佳德，吕阳，戴计生，刘浩平，
申请(专利权)人：南车株洲电力机车研究所有限公司，
类型：新型
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。