一种基于ZedBoard的远程监控FPGA中电路运行的方法技术

本发明专利技术公开了一种基于ZedBoard的远程监控FPGA中电路运行的方法，本发明专利技术通过将用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；位于处理系统端的以太网口接收用户发送过来的控制信息并传递给用户电路，控制用户电路工作；电路运行结果通过位于处理系统端以太网口发送给用户的客户端。本发明专利技术能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。

【技术实现步骤摘要】

本专利技术适用于计算机硬件系列课程的远程实验，属于计算机教学实验仪器
，尤其涉及。
技术介绍
MOOC (massive open online courses), Massive (大规模的)、Open (开放的)、Online (在线的)、CourSe (课程)四个词的缩写，即大型开放式网络课程。M00C课程整合多种社交网络工具和多种形式的数字化资源，形成多元化的学习工具和丰富的课程资源。大型开放式网络课程成功实现了一种高端的知识交换。它可适用于专家培训，各学科间的交流学习以及特别教育的学习模式-任何学习类型的信息都可以通过网络传播。鉴于M00C课程的优点，在网络开放环境下进行硬件实验已经日益成为人们需要解决的问题。目前采用的主要解决方法是通过软件仿真来实现，但是完全用软件仿真硬件，在速度和完整性上都会有所限制。如果采用真实硬件在底层支撑，那么就需要在远程获得该硬件运行的真实情况。因此，在网络开放环境下进行硬件实验必须要考虑“如何远程获得该硬件运行的真实情况”的问题。
技术实现思路
专利技术目的:针对现有技术中存在的问题，本专利技术提供，能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制。技术方案:为达到上述目的，本专利技术提供的，包括如下步骤: 1)用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中； 2)在处理系统上启动操作系统，并在可编程逻辑中运行用户电路； 3)位于处理系统端的以太网口接收客户端发来的数据控制包并传递给用户电路，控制用户电路工作； 4)电路运行数据通过处理系统端以太网口发送给用户的客户端。作为优选，所述的用户电路中还包括FPGA电路监控IP核；所述的FPGA电路监控IP核以封装好的IP核的形式合成到电路中，并按照IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口 ；所述处理系统上的操作系统还运行有反馈交互模块与网络监控和数据采集模块； 通过FPGA电路监控IP核、反馈交互模块与网络监控和数据采集模块来实现数据控制包传递给用户电路以及将电路运行数据发送给用户的客户端；所述反馈交互模块接收用户的数据控制包，存储并解析后传输给FPGA电路监控IP核；网络监控和数据采集模块将FPGA电路监控IP核采集的电路运行数据进行存储、封装后发送给客户端，供用户观察电路运行结果；所述FPGA电路监控IP核通过通信接口实现与用户电路和处理系统之间的通信。作为优选，所述的FPGA电路监控IP核与用户电路的通信接口分为两类:第一种是直接和用户电路进行交互的接口，该接口需要用户在用此FPGA电路监控IP核合成到电路时通过现有技术进行实例化；该部分接口以二进制流的形式和用户电路交互，并负责监控用户电路，收集电路运行状态和数据，以及接收处理系统端解析后的数据；另一类接口是系统接口，由该FPGA电路监控IP核自动完成和处理系统上的其他系统硬件的交互；所述的FPGA电路监控IP核与处理系统的通信接口为AX1-1ite接口和AX1-Stream接口。作为优选，所述IP核接口电路协议安排FPGA电路监控IP核与处理系统的通信接口方法为:用户电路为组合逻辑电路时，FPGA电路监控IP核采用AX1-1ite接口和处理系统进行通信；用户电路为时序逻辑电路时，FPGA电路监控IP核采用AX1-Stream接口和处理系统进行通信。作为优选，所述的数据控制包传递给用户电路的操作方法是:反馈交互模块通过位于处理系统端的以太网口接收客户端发送过来的数据控制包，存入内存缓冲区并进行解析后传递给FPGA电路监控IP核；FPGA电路监控IP核将解析后的数据以二进制的形式传递给用户电路，控制电路工作。作为优选，所述的电路运行数据发送给用户的客户端的操作方法是:FPGA电路监控IP核采集电路运行数据并传送给处理系统，处理系统中的网络监控和数据采集模块将电路运行数据存入数据缓存区并进行封装，然后将封装后的数据通过处理系统端的以太网口发送给用户的客户端。作为优选，所述数据控制包采用的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束。作为优选，所述网络监控和数据采集模块将电路运行数据进行封装的格式为依次的包头、ID号、数量、数据以及帧尾；包头作为表示一帧数据的开始，ID号用于标识系统资源类型，数量用于表示该ID资源的数量，数据表示传送的数据，帧尾表示数据帧的结束；所述网络监控和数据采集模块采用这种格式将电路运行数据进行封装后发送给用户客户端。作为优选，所述ZedBoard开发板的主芯片为Xilinx Zynq-7000 AllProgrammable SoC0有益效果:1、本专利技术利用Xilinx公司集双核ARM Cortex_A9和FPGA于一片主芯片中的ZedBoard板卡做为硬件实验平台，能够在客户端获取服务器端运行在硬件实验平台的FPGA中电路的情况，并将客户端的控制命令传送到服务器端的硬件平台上，对电路实施控制；2、本专利技术能够实时监控运行在FPGA中用户电路的运行情况，并为网络远程监控提供了接口 ；3、本专利技术的实验平台具有设计成本降低、设计整体功耗降低、设计体积减少、设计风险降低、设计更灵活的优点。【附图说明】图1是本专利技术的硬件实验平台内部工作机制示意图。【具体实施方式】下面结合实施例对本专利技术做进一步的详细说明，本实施例对本专利技术不构成限定。如图1是本专利技术的硬件实验平台内部工作机制示意图，本专利技术的硬件实验平台采用Xilinx公司集双核ARM Cortex_A9和FPGA于一片主芯片中的ZedBoard板卡，其主芯片米用 Xilinx Zynq-7000 All Programmable SoC。ZedBoard 板卡的 USB-Jtag 端口通过USB-Jtag数据线和服务器相连，通过这条数据线，用户设计的电路以.bit文件形式下载到主芯片的FPGA中。该硬件实验平台通过启动在SD卡中的Linux监控程序，然后通过以太网口直接和用户进行控制信号和数据的互相传送，同时将实时通信数据和控制信息由UART端口直接送到服务器中显示。Zynq是基于Xilinx全可编程的可扩展处理平台结构，该结构在单芯片内集成了具有丰富特点的双核ARM Cortex_A9处理器的处理系统(Processing System，PS)和Xilinx 可编程逻辑(Programmable Logic, PL)o 双核 ARM Cortex_A9 CPU 是 PS 的“心脏”，它包含片上存储器、外部存储器接口和一套丰富的1/0外设。Zynq中的PL采用了 Xilinx7系列的FPGA技术，用于扩展功能，以满足特定的功能需求。Zynq作为首款将高性能ARM Cortex A系列处理器与高性能FPGA在单芯片内紧密结合的产品，与其它独立ARM Cortex-A9与Xilinx FPGA在单板上相比，其可具有如下优点:设计成本降低；设计整体功耗降低；设计体积减少；设计风险降低；设计更灵活。为了实现这些优点，Xilinx在设计Z本文档来自技高网...

【技术保护点】
一种基于ZedBoard的远程监控FPGA中电路运行的方法，其特征在于：包括如下步骤：1）用户电路以.bit文件形式下载到ZedBoard开发板的可编程逻辑中；2）在处理系统上启动操作系统，并在可编程逻辑中运行用户电路；3）位于处理系统端的以太网口接收客户端发来的数据控制包并传递给用户电路，控制用户电路工作；4）电路运行数据通过处理系统端以太网口发送给用户的客户端。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨全胜，罗继明，吴强，张海东，杨慧德，王飞，王晓蔚，黄华，李林，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏;32