温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种基于FPGA的高速串并转换电路。在低速时钟下，将高速串行数字信号通过基于FPGA的多级延时抽头器和多级接收存储器后，可在一个周期内采集且并行输出多位数字信号。本发明通过FPGA实现，可由低速数字电路完成对高速数字信号的串行转...
该专利属于南京理工大学所有，仅供学习研究参考，未经过南京理工大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。