温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种集成电路版图连接错误的高效调试方法，属于半导体集成电路设计自动化领域，主要用于界面调试后端版图设计时的版图与原理图一致性检查(Layout versus Schematic)的错误结果。本发明提供了一种高效、直观的LVS图形...
该专利属于北京华大九天软件有限公司所有，仅供学习研究参考，未经过北京华大九天软件有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。