温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种产生集成电路模型的方法,根据电路连接布局、隔离单元拓朴、端口电压规格文件来产生集成电路测试模型，可使产生模型的过程摆脱人为因素造成的耗时或错误等缺点。除此以外，在追踪电路连接布局内节点的电流路径的过程中，加上部分限制，可使得...
该专利属于瑞昱半导体股份有限公司所有，仅供学习研究参考，未经过瑞昱半导体股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。