温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明一种将FPGA硬件描述语言VHDL转换为普通Petri网的方法，针对编译好的VHDL程序，得到输入输出之间的逻辑关系，将输入输出之间的逻辑关系式化简为V2P布尔表达式，将V2P布尔表达式变形，利用变形后的布尔表达式转换为普通Petri...
该专利属于华侨大学所有，仅供学习研究参考，未经过华侨大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。