温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种基于CPLD来实现系统时序控制的方法，系统在开机的过程中，1）通过系统的Power以及enable讯号和时间延迟来判断前级状态是否ok，在CPLD的硬件连接中，各种Powerready的讯号有：CPU的VTTPwrgood、V...
该专利属于浪潮电子信息产业股份有限公司所有，仅供学习研究参考，未经过浪潮电子信息产业股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。