温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种在LVDS接口通信中数据自动同步的装置，包括：与FPGA逻辑控制连接的主接收器和从接收器，所述FPGA逻辑控制还包括用于调整数据动态延时的IODELAY和用于校准数据边界的ISERDES；所述主接收器和从接收器均有各自的LVDS数据线。...
该专利属于西安奇维科技股份有限公司所有，仅供学习研究参考，未经过西安奇维科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。