温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

一种信号处理装置包括设置为时钟控制延迟线（ＣＤＬ）的锁存器（ＸＤＬ，Ｌ１，Ｌ２）串，该延迟线具有彼此耦合的数据输入和数据输出，以形成反相环。对于锁存器串中一锁存器（Ｌ２），使能电路（ＡＣＤＬ）根据所关注的锁存器在一个时钟周期之前从锁存器串中...
该专利属于ＮＸＰ股份有限公司所有，仅供学习研究参考，未经过ＮＸＰ股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。