温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及集成电路设计，具体涉及基于Python脚本的时序库和电源网格库的生成方法，Python脚本根据模块接口信息统计表生成Verilog文件，作为静态时序分析工具PrimeTime的输入文件，同时自动生成静态时序分析工具PrimeTim...
该专利属于芯思原微电子有限公司所有，仅供学习研究参考，未经过芯思原微电子有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。