温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供一种上电系统的输出定时清零电路，其包括逻辑信号产生电路，设置为接收上电系统的输入电压与参考电压，在输入电压小于参考电压时生成低电平的第一逻辑信号和高电平的第二逻辑信号以使定时清零功能休眠，否则生成高电平的第一逻辑信号和低电平的第二...
该专利属于钰泰半导体股份有限公司所有，仅供学习研究参考，未经过钰泰半导体股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。