温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种高速串行数据收发系统及时序自适应方法，所述系统包括发送端和接收端，所述发送端包括：发送端时钟网络、发送端时钟管理器、数据产生模块、输出FIFO缓存模块OUT_FIFO、输出并行转串行逻辑资源模块OSERDES、输出延迟器OD...
该专利属于成都泰格微电子研究所有限责任公司所有，仅供学习研究参考，未经过成都泰格微电子研究所有限责任公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。