温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种噪声整形的SAR ADC的时序逻辑控制电路，包括：采样信号产生模块用于产生采样信号和输出标志信号；异步时序控制信号产生模块用于在采样信号变为低电平时将比较器控制信号变为高电平以获得比较器的比较结果，并将比较器控制信号变为低电...
该专利属于西安电子科技大学芜湖研究院所有，仅供学习研究参考，未经过西安电子科技大学芜湖研究院授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。