温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本申请提供了一种电路的混合逻辑综合优化方法、装置及电子设备，方法包括：获取待优化电路对应的有向无环图；待优化电路为RTL级verilog网表；有向无环图为对待优化电路进行目标逻辑表示转换得到的；根据有向无环图的电路深度和电路节点数，确定平均...
该专利属于深圳鸿芯微纳技术有限公司所有，仅供学习研究参考，未经过深圳鸿芯微纳技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。