下载集成源/漏应激体和层间电介质层应激体的半导体工艺的技术资料

文档序号:3232890

温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。

一种半导体制造工艺,包括:在晶体管区的任一侧上形成隔离结构(106);形成栅结构(110)覆盖在所述晶体管区上面,去除源/漏区(107)以形成源/漏凹陷(120);去除所述隔离结构的一些部分以形成凹陷的隔离结构(126);以及用源/漏应激物...
该专利属于飞思卡尔半导体公司所有,仅供学习研究参考,未经过飞思卡尔半导体公司授权不得商用。

详细技术文档下载地址

温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。