温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

提供一种提高FPGA的片上乘加器资源使用率的方法和装置。针对FPGA的由预定数量的乘加电路构成的矩阵乘法器中的每个乘加电路，其输入端连接一个多路复用器，且输出端连接一个多路分路器，并执行以下操作：将k路输入发送到所述多路复用器；在k个时钟周...
该专利属于第四范式（北京）技术有限公司所有，仅供学习研究参考，未经过第四范式（北京）技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。