下载快速多周期二进制及十进制加法器单元的高度并行结构的技术资料

文档序号:2855846

温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。

本发明涉及一种加法器电路用于将两个二进制或两个十进制操作数A和B相加,并且特别地,指的是这样一种处理十进制操作数的加法器电路,其中每一个十进制数位0到9具有一个二进制4位表示。进一步,所述加法器电路包括:a)第一进位支路(12);b)第二加...
该专利属于国际商业机器公司所有,仅供学习研究参考,未经过国际商业机器公司授权不得商用。

详细技术文档下载地址

温馨提示:您尚未登录,请点 登陆 后下载,如果您还没有账户请点 注册 ,登陆完成后,请刷新本页查看技术详细信息。