温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

提供一种抑制溢出的加法电路。该加法电路包括第一存储器、第二存储器、第三存储器及第四存储器。加法运算包括如下步骤：对第一存储器提供具有符号的第一数据；对第二存储器提供保存在第一存储器中的具有正的符号的第一数据；对第三存储器提供保存在第二存储器...
该专利属于株式会社半导体能源研究所所有，仅供学习研究参考，未经过株式会社半导体能源研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。