温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及一种微架构，包括：处理器，以投机执行方式执行访存指令；与该处理器对应设置的高速缓存，采用组相联模式，包括多个组，每个组包含多个缓存行，以及与该缓存行一一对应的标记项，该标记项包括第一标记项和第二标记项，该第一标记项用于保存该缓存行...
该专利属于中国科学院计算技术研究所所有，仅供学习研究参考，未经过中国科学院计算技术研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。