温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明披露了一种符码时序决定装置与方法，能够避免一通信系统的符码时序同步错误，包含：一符码时序检测电路，检测一接收信号以得到一第一符码时序，并位移该第一符码时序，以得到一第二符码时序；一估测信号产生电路，依据该第一与该第二符码时序处理该接收...
该专利属于瑞昱半导体股份有限公司所有，仅供学习研究参考，未经过瑞昱半导体股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。