温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提出了一种基于寄存器重定时的多流水级时序电路再综合操作方法，其步骤为：利用FPGA设计流程将硬件描述语言产生查找表电路；初始化查找表时序电路各流水级的时间裕量；利用查找表电路划分锥集方法从输入端口开始向输出端口方向依次选择查找表锥集电...
该专利属于河南工程学院所有，仅供学习研究参考，未经过河南工程学院授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。