温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本申请涉及防止读取数据出错的电路、方法及显示装置；防止读取数据出错的电路包括第一存储模块及选通模块，选通模块分别与主控模块及第一存储模块连接；选通模块用于接收第一信号并将第一信号转换成第二信号，以使得主控模块能够读取第一存储模块的第一待读取...
该专利属于惠科股份有限公司所有，仅供学习研究参考，未经过惠科股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。