温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开一种FPGA并行阵列模块，其连接至上位机，其包括依次设置的对外通信层、任务切分层和计算层；对外通信层用于与上位机进行通讯，其设有ARM主控模块，ARM主控模块用于实现软件自定义功能调用；ARM主控模块用于实现Linux软件流程，其...
该专利属于杰创智能科技股份有限公司所有，仅供学习研究参考，未经过杰创智能科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。