温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提出了一种高速并行位同步滤波器时变系数更新环路，利用本发明能有效降低高速率下并行位同步的硬件实现复杂度。本发明通过下述技术方案予以实现：在每个时刻，并行滤波器组将输出并行数据通过时钟转换模块完成工作时钟的转换后，送入位同步误差提取模块...
该专利属于中国电子科技集团公司第十研究所所有，仅供学习研究参考，未经过中国电子科技集团公司第十研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。