温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本实用新型公开了一种CPLD测频模块，包括CPLD控制器，第一计数器的计数时钟输入端与D触发器的时钟输入端相连接，第一计数器的计数时钟输入端为被测信号输入端；第一计数器的清零端为测频启动信号输入端，第一计数器的清零端与D触发器的清零端相连接...
该专利属于重庆电子工程职业学院所有，仅供学习研究参考，未经过重庆电子工程职业学院授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。