温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供了一种延时锁定环路，包括：数字控制延时链，调节数字控制延时链的延时，并在相应的输出模式下输出时钟信号；鉴相逻辑电路，根据参考时钟和反馈时钟的延时差是否落在锁定精度范围内生成并输出超前或滞后信号、锁定逻辑信号；数字控制延时链控制码产...
该专利属于中国科学院电子学研究所所有，仅供学习研究参考，未经过中国科学院电子学研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。