温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

在一个实施例中，一个时钟分布电路包括一个全局延迟锁定环路(DLL)，该全局延迟锁定环路被配置成用于接收一个全局时钟输入信号(RCLK)、一个超前/滞后输入信号以及输出一个时钟信号。该电路包括多个时钟分布模块，每个时钟分布模块被配置成用于接收...
该专利属于凯为公司所有，仅供学习研究参考，未经过凯为公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。