温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提出的一种占空为1比1的4/3倍码钟速率转换电路，旨在提供一种简单可靠、耗费硬件资源小，占空为1比1的数据码钟速率转换电路。本发明通过下述技术方案予以实现：在FPGA中，系统时钟通过DDS产生占空比为1比1的4倍信息码钟，一路通过1/...
该专利属于中国电子科技集团公司第十研究所所有，仅供学习研究参考，未经过中国电子科技集团公司第十研究所授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。