信息处理装置和调度方法制造方法及图纸

具有：至少一个存取部（3），其发行针对存储器（10）的存储器存取请求；调停部（4），其对从所述存取部（3）发行的存储器存取请求进行调停；管理部（8），其使与所述调停部（4）的调停结果对应的作为存储器存取请求的发行源的存取部（3）执行针对所述存储器（10）的存储器存取；处理部（2），其经由至少一个高速缓冲存储器（22）进行针对所述存储器（10）的存取；以及时机调整部（5），其在预先设定的保留时间的期间内，保留由所述存取部（3）发行的所述存储器存取请求涉及的处理，另一方面，在所述保留时间期满前，所述处理部（2）中的所述至少一个高速缓冲存储器（22）的电源成为断开的情况下，解除所述存储器存取请求涉及的处理的保留。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】具有：至少一个存取部（3），其发行针对存储器（10）的存储器存取请求；调停部（4），其对从所述存取部（3）发行的存储器存取请求进行调停；管理部（8），其使与所述调停部（4）的调停结果对应的作为存储器存取请求的发行源的存取部（3）执行针对所述存储器（10）的存储器存取；处理部（2），其经由至少一个高速缓冲存储器（22）进行针对所述存储器（10）的存取；以及时机调整部（5），其在预先设定的保留时间的期间内，保留由所述存取部（3）发行的所述存储器存取请求涉及的处理，另一方面，在所述保留时间期满前，所述处理部（2）中的所述至少一个高速缓冲存储器（22）的电源成为断开的情况下，解除所述存储器存取请求涉及的处理的保留。【专利说明】
本专利技术涉及具有发行存储器存取请求的设备的信息处理装置和存储器存取请求涉及的处理的调度方法。
技术介绍
在服务器、个人计算机(PC !Personal Computer)等所谓的计算机系统中，存在被称为DMA(Direct Memory Access:直接存储器存取)的系统总线的使用方法。DMA是指，针对通常由CPU (Central Processing Unit:中央处理单元)进行的系统总线的使用，还允许CPU以外的设备(总线主控器)进行使用。此外，在具有多个CPU (或CPU内核)的多处理器系统中，设计成多个CPU互相协调而进行系统总线的使用。另外，将存在多个允许系统总线的使用的设备(包含CPU)的系统称作多主系统，将在多主系统中使用的总线称作多主总线。在多主系统中，能够在某个时机使用总线的是包含CPU的一个设备。因此，多主系统具有调停电路(总线仲裁器)，当在某个时机从多个设备发行了 DMA请求时，该调停电路对所发行的DMA请求进行调停，对 某一个设备提供DMA许可。图14是示出具有发行DMA请求的设备的计算机系统(多主系统)100的结构例的图，图15是示出计算机系统100中的进行DMA请求的调停的总线仲裁器400的结构例的图。在图14所示的例中，在计算机系统100中作为DMA要因的设备是与USB(Universal Serial Bus:通用串行总线)或 SATA (Serial Advanced TechnologyAttachment:串行高级技术附件)的接口对应的未图示的HDD (Hard Disk Drive:硬盘驱动器)。计算机系统100具有USB的主机控制器(UHCI !Universal Host ControllerInterface:通用主机控制器接口)、SATA 的主机控制器(AHCI !Advanced Host ControllerInterface:高级主机控制器接口)，作为用于将这些设备与系统总线600连接的控制器。这些主机控制器构成为PCI设备300-1~300-3，与作为系统总线600的PCI总线连接。由PCI设备300-1~300-3产生的DMA请求被依据PCI总线规格的总线仲裁器400调停，并作为对于总线仲裁器820的向主存储器1000的存取请求(DMA请求)进行发行。具体而言，如图14所示，作为DMA请求的发行源发挥作用的PCI设备(多个总线主设备)300-1~300-3对总线仲裁器400发行由虚线箭头A~C示出的DMA请求(对于主存储器1000的存取请求)。如图15所示，在总线仲裁器400中，通过同步化处理部410调整DMA请求A~C的输入时机。此外，接收到DMA请求A~C的调停处理部420经由总线桥700对上位的总线(主机总线810)侧的总线仲裁器820发行DMA请求D，要求主机总线810使用的许可。在总线仲裁器820中，根据主机总线810的使用状态，判定是否针对DMA请求使用主机总线810。当由总线仲裁器820下达主机总线810的使用许可，并发送DMA许可信号E时，在总线仲裁器400中，通过调停处理部420对DMA请求进行调停(选择)，通过同步化处理部430调整输出时机。然后，从总线仲裁器400向与被选择的(被受理的)DMA请求对应的PCI设备300-1~300-3输出DMA许可(输出信号；参照图14和图15的V~C')。接收到该输出信号Ai~Ci的设备(PCI设备300-1~300-3中的任意一个)获得主机总线810的使用权。这里，通过总线主控器与希望存取的存储器地址一起发送示出其存取的种类(读出、写入等)的总线命令，由此进行主机总线810的使用。即，与CPU使用主机总线810读写设备的数据的动作同样地进行基于总线主控器的主机总线810的使用。另外，在PCI总线规格扩大的过程中，关于DMA动作与系统的整体性能之间的关系的研究和启蒙得到发展，已知在系统中碎片化地进行DMA请求会降低系统整体的效率。SP，由于总线主控器所执行的DMA，针对主存储器1000所读写的数据量增加(例如约数K字节~数M字节)。因此，当在计算机系统100中对DMA请求碎片化地(例如每几个字节)提供存取许可时，由于重复进行DMA请求的发行和许可，因此使系统整体的处理效率降低。由于这样的理由等，在总线仲裁器400中，进行了更快地与DMA请求对应的设计。然而，伴随近年来的计算机系统的处理速度的高速化，有时在CPU中搭载大容量的高速缓冲存储器(Cache Memory ;以下称作CM) 220。要求搭载这样的CPU的多主系统具有总线窥探功能。在CM220中，数据和表示该数据位于主存储器1000的何处的地址信息成组地存储。在总线上的各设备使用主机总线810对主存储器1000进行写入动作时，为了保存主存储器1000与CM220之间的一致性，还需要将经由存储控制器900写入到主存储器1000的数据反映到CPU的CM220中。 总线窥探是指，主机总线810上的各设备对总线动作进行监视，针对在主机总线810上传输的存储器地址1000，检测是否在自身具有的CM220中存在与其相符的地址信息。当从自身具有的CM220中检测到与在主机总线810上传输的存储器地址相符的地址信息时，主机总线810上的各设备根据该地址信息进行CM220的更新等的动作。这样，各设备在每次进行存取动作时都对在主机总线810上传输的存储器地址和位于CM220中的全部地址信息进行比较。接着，说明对具有CM220的CPU的电力控制。由OS (Operating System:操作系统)管理通过CPU执行的任务,在没有要执行的任务时(空闲状态时)，OS通过停止CPU或切断电源来抑制CPU中的无用的电力消耗。例如，在CPU具有回写方式的CM220的情况下，在通过OS切断电源之前，CPU进行将存储在CM220中的数据反映到主存储器1000中的处理。该CPU进行的反映处理是如下进行的:从CM220检索与主存储器1000的内容存在不同的部分，将存在不同的部分的数据写入主存储器1000。在该反映处理需要与CM220的大小和存储器的性能对应的时间。近年来，还出现具有6M字节左右的容量的CM220的CPU，有时仅需几毫秒就能够通过CPU的反映处理将CM220的内容全部写入主存储器1000。另外，在进行这样的电力控制的计算机系统中具有如下硬件:该硬件在切断CPU的电源后，以进行新任务的执行时发生的中断本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：小池信之，宫本十四广，
申请(专利权)人：富士通株式会社，
类型：
国别省市：