一种半导体驱动电路，其具备：由上桥臂和下桥臂形成的桥臂，由使用宽禁带半导体的开关元件串联连接而成；和用于驱动各开关元件的栅极驱动电路，其特征在于：所述桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，按每个所述开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，所述FET电路，其源极端子与所述并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与所述第二电容器的另一端子之间连接第二电源，所述第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值的期间对另一方的栅极驱动电路施加负值，并且与所述FET电路的栅极端子连接的第二电容器的另一端与所述开关元件的源极端子连接。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种使用宽禁带半导体的开关元件的半导体驱动电路，其能够稳定地确保死区时间。桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，按每个开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值期间对另一方的栅极驱动电路施加负值，且与FET电路的栅极端子连接的第二电容器的另一端与上述开关元件的源极端子连接。【专利说明】半导体驱动电路及使用其的电力转换装置
本专利技术涉及使用宽禁带半导体的开关元件的半导体驱动电路、及使用该半导体驱动电路的电力转换装置。
技术介绍
半导体驱动电路中，驱动逆变器等电力转换装置时，使用以在上下桥臂开关元件的栅极与源极之间产生反极性的电压的方式构成的脉冲变压器来驱动开关元件。作为具体例，向上桥臂的脉冲变压器次级侧两端反复施加+VtS —O —O 的矩形波电压。另外，以相同时序向下桥臂侧反复施加一 VtS —O —+Vts —O 的矩形波电压。在此，在上下桥臂的脉冲变压器次级侧两端的电压均为O 的期间中成为开关截止状态的期间称为死区时间(dead time)，为了防止上下桥臂短路，这是必须的期间。例如，将矩形波电压为+Vts 或一 Vts 时的期间设为50时，需要O 的期间为I~2程度。作为驱动使用Si半导体的MOSFET时稳定地确保死区时间的电路构成技术，已知有专利文献I。在此，用二极管等分隔在导通时对输入电容(Ciss)充电的电流路径与在截止时从输入电容放电的电流路径。并且，充电的电流路径设为以与放电的电流路径相比为低阻抗的方式配置电阻等。由此，缓和导通时间，使截止时间高速化，稳定地确保死区时间。与之相对，近年来，使用碳化硅(SiC)、氮化镓(GaN)或者金刚石这样的宽禁带半导体的开关元件，例如接合型FET、金属一氧化层一半导体FET (MOSFET)、双极性接合晶体管(BJT )、高电子迁移率晶体管(HEMT )正在被实用化。这些开关元件使用击穿电压高的宽禁带半导体，因此，能够将电压施加方向的半导体膜厚薄膜化，具有低导通电阻等`优异的特性。但是，另一方面，利用半导体膜压的薄膜化来缩短源极、漏极、栅极电极间的距离，由此元件内部的寄生电容(栅极与漏极间电容(Cgd)、栅极与源极间电容(Cgs)、漏极与源极间电容(Cds))增加。其结果，输入电容(Ciss = Cgd + Cgs)增加，因此，导通与截止的切换时间增加。专利文献2所述的电路结构中，通过电容器15a在截止时将接合型FET的栅极、源极电压设为负电压，可将截止时间高速化。但是，由于截止(OFF)期间短等原因，在电容器15a的两端残存有以电容器15a的栅极侧为正的电位的状态下，当脉冲变压器的两端的电压为一 Vts —O 时，发生故障。在该状态下，通过经由电容器15a施加电压，在栅极一源极间施加正电压，导致进行导通动作，因此，难以稳定地确保死区时间。另外，在专利文献2的图7中记载有通过划分导通时与截止时的栅极电流的路径可调整导通和截止时间的结构。但是，由于附加有二极管16a，因此，在导通期间长的情况下，在图7的电容器15a两端不会产生电位差。因此，不能在截止时将开关元件的栅极、源极电压设为负电压，不能使截止时间高速化，由此，难以稳定地确保死区时间。现有技术文献专利文献专利文献1:(日本)特开2002 — 335679号专利文献2:(日本)特开2011 — 77462号
技术实现思路
专利技术所要解决的技术问题以上所述的现有技术中，存在如下技术问题，S卩，通过半导体驱动电路驱动由使用宽禁带半导体的开关元件构成的电力转换装置时，难以稳定地确保死区时间。本专利技术的目的在于，为了解决这样的课题而提供一种半导体驱动电路及使用该半导体驱动电路的电力转换装置，该半导体驱动电路同时实现将使用宽禁带半导体的开关元件高速截止的动作和缓慢导通的动作，可稳定地确保死区时间。用于解决课题的技术方案用于解决上述课题的本专利技术为一种半导体驱动电路，其具备:由上桥臂和下桥臂形成的桥臂，该桥臂由使用宽禁带半导体的开关元件串联连接而成；和用于驱动各开关元件的栅极驱动电路，其中，桥臂，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，按每个开关元件设置的栅极驱动电路包含:第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值的期间对另一方的栅极驱动电路施加负值，并且与FET电路的栅极端子连接的第二电容器的另一端与开关元件的源极端子连接。另外，开关元件为使用碳化硅、氮化镓或者金刚石这样的宽禁带半导体的正常截止结型FET、M0SFET或者双极晶体管，在开关元件反向并联地设置有第一二极管。另外，在FET电路的漏极端子与开关元件的栅极端子之间串联连接第二二极管和第三电阻，第二二极管，其阳极端子与FET电路的漏极端子侧连接，其阴极端子与开关元件的栅极端子侧连接，向开关元件的栅极端子流通正向电流。另外，在FET电路的漏极端子与开关元件的栅极端子之间连接第三二极管，第三二极管，其阴极端子与FET电路的漏极端子侧连接，其阳极端子与开关元件的栅极端子侧连接。用于解决上述课题的本专利技术为一种使用半导体驱动电路的电力转换装置，半导体驱动电路具备:由上桥臂和下桥臂形成的多个桥臂，该桥臂由使用宽禁带半导体的开关元件串联连接而成；和用于驱动该多个桥臂的各开关元件的栅极驱动电路，其中，多个桥臂的每一个桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，并且，在多个桥臂的上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子的连接点之间连接有负载，按每个开关元件设置的栅极驱动电路包含:第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，FET电路，其源极端子与并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与第二电容器的另一端子之间连接第二电源，第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对驱动上下桥臂的开关本文档来自技高网...
【技术保护点】
一种半导体驱动电路，其具备：由上桥臂和下桥臂形成的桥臂，由使用宽禁带半导体的开关元件串联连接而成；和用于驱动各开关元件的栅极驱动电路，其特征在于：所述桥臂中，上桥臂的开关元件的漏极端子与第一电源的正极连接，下桥臂的开关元件的源极端子与第一电源的负极连接，上桥臂的开关元件的源极端子与下桥臂的开关元件的漏极端子连接，按每个所述开关元件设置的栅极驱动电路包含：第一电阻和第一电容器并联连接且第一端子与开关元件的栅极端子连接的并联电路；和FET电路，所述FET电路，其源极端子与所述并联电路的第二端子连接，其栅极端子与第二电容器的一端连接，在其漏极端子与栅极端子之间连接第二电阻，在其漏极端子与所述第二电容器的另一端子之间连接第二电源，所述第二电源为由零电位、正值和负值构成的三电平电源，为包含正值与负值之间为零电位的期间的交变电源，构成为在对一方的栅极驱动电路施加正值的期间对另一方的栅极驱动电路施加负值，并且与所述FET电路的栅极端子连接的第二电容器的另一端与所述开关元件的源极端子连接。
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：畑中步，加藤薰，石川胜美，丸直树，
申请(专利权)人：株式会社日立制作所，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。